登录
账号
密码
还没有参赛账号,立即注册 >
还没有单位账号,申请创建 >
返回
“华为杯”第五届中国研究生创“芯”大赛 ——泰瑞达企业命题
发布时间:2022-04-29 来源:中国研究生创“芯”大赛 阅读次数:1936

赛题一:利用AI技术优化模拟信号源

芯片自动化测试设备(ATE是半导体高端设备中的一类,其技术进步本身基于芯片设计与制造技术的进步,同时又存在如何使用已有芯片(有限性能)测试未来芯片(更高性能)的挑战。越发复杂的测试需求对测试设备和系统搭建提出了更高的挑战,提供超过高性能被测对象(DUT)更高性能的信号源是挑战之一。在固有物理性能极限限制下,新兴的的AI技术为我们提高信号源信号质量打开了全新的思路。我们在探索将现有硬件系统搭配AI技术得以实现性能突破的可能。

要求:

  1. 设计(或使用)常规正弦模拟信号源(作为待优化基础系统)
  2. 建立理论解释系统工作原理(不限方式),提取系统质量关键指标(不限种类,精度,可靠性,稳定性等)
  3. 使用AI算法(不限算法种类)针对系统一项(必要项)或多项(加分项)关键指标进行优化,提供:
    1. 理论验证,请说明原理或公式推导
    2. 优化算法源码或伪码
    3. 实际系统优化先后关键指标对比

标注:

  1. 报名参赛的前三十只队伍凭预研方案(PPT),将获得泰瑞达提供的一套参考信号发生与采集硬件电路。预研方案中包括但不限于:
    • 描述信号源电路的设计目标;
    • 参考文献检索;
    • 描述设计思路;

该硬件电路仅作为参考,参赛队伍可以自行搭建或利用已有硬件电路实现功能。

  1. 参赛者可自由选择在仿真环境中完成优化设计或利用实际系统硬件平台完成优化设计,可自由选择采用MCU/ARM/DSP/FPGA/PC等任何系统实现。例如:利用提供的参考硬件电路中的D/A生成正弦信号,并利用A/D测量生成信号的主要指标(SNRTHD)。

评分标准:

基本信号系统描述的科学性和准确性(是否有足够理论支撑,是否考虑现实环境的影响因素)

优化方案的创新性

方案的最终优化效果(AI模型的性能指标,优化后信号源的指标等)

预研方案,优化报告的质量;

源代码或伪代码质量;

提供硬件实测原始数据加分;

如果参赛队伍为非首次参赛,请提供与以往方案相比的创新点与优化效果;

输出要求:

  1. 设计说明文档
    1. 硬件电路描述,原理图,版图(可选);
    2. AI模型描述,实现源代码或伪代码;
    3. 优化原理与算法;
    4. 优化结果;
  2. 实测原始数据datalog(优化前,优化后)或仿真数据;
  3. 系统演示视频;

附录: 参考硬件电路

https://www.waveshare.net/shop/High-Precision-AD-DA-Board.htm

 

AD: ADS1256, 24-bit 8 Channel, data rate up to 30ksps (Teradyne ADC team developed the test solution for this device on FLEX platform:>)

DA: DAC8552, 16-bit 2 Channel, settling time 10us

 

赛题二:程序语言-UML时序智能生成器

在集成电路行业,随着芯片设计和制造技术的进步,程序规模日益增大,越来越多的项目采用高速迭代的敏捷开发模式,由此为开发及测试人员带来项目周期短,复杂度高的挑战。如果设计一个智能分析器,以自动化分析程序的逻辑及执行流程,并生成UML的时序图,以图形的方式直观表现出程序架构,就可以有效地提高代码分析的效率,缩短项目迭代周期。

要求:

  1. 参赛者可自行决定要使用的开发语言;
  2. 参赛者可选择任意一种程序语言作为分析对象,推荐使用C++,C#, Java, Python, Javascript或者 VB等常见编程语言;
  3. 完成分析对象语言的词法语法分析,并最终生成UML时序图;
  4. 可使用开源的第三方库,但更鼓励参赛者自行完成词法语法分析器以及时序图生成器,

评分标准

  1. 根据分析工具支持的程序复杂度:
    1. 一份文件,程序中只有函数,表达式,没有流程控制语句和全局对象的定义。
    2. 一份文件,程序中有if  else loop 等流程控制语句,并且有嵌套调用。
    3. 多份文件,并在b的基础上增加全局变量类定义和不同文件间的类定义调用(可约束文件名和类名需一致,一个文件中至少包含一个类)。协同输出的成果物质量;
  2. 设计文档的完整性及可读性;
  3. 源代码的可读性;
  4. 使用自主研发的语法分析器加分
  5. 使用自主研发时序图生成器加分
  6. 可支持多语言环境加分;
  7. 如果参赛队伍为非首次参赛,请提供与以往方案相比的创新点与优化效果;

输出要求:

  1. 设计文档(设计文档中标明所选难度);
  2. 源代码;
  3. 测试报告;
  4. 工具要分析的原始代码(输入件);
  5. UML时序图;

 

奖项设置:

一等奖(一支队伍) 奖金10,000元人民币

二等奖(三支队伍) 奖金5,000元人民币

泰瑞达公司为获奖选手提供丰富多彩的实习机会,对获奖毕业生开放各种研发类职位,并有优先录用机会。

 

赛题专项答疑:

 Email地址:contest.china@teradyne.com

 

企业命题答疑请注明:

华为杯、参赛题目编号、参赛队伍信息(学校,队伍编号)、联系方式 (姓名,email地址,联系电话等)、问题描述

申请赛题一的参考硬件电路板请注明:

请在邮件中标注邮寄信息包括:学校名称,参赛队长姓名、联系电话、配送地址