光谷赛道说明

光谷赛道由中国光谷邀请本地企业出题。该赛道内各个企业分别设立赛题专项奖，由企业专家评出，用于奖励选择该企业赛题的队伍。

本赛道共设置10个一等奖，每队奖金1万元；30个二等奖，每队奖金5000元（注：获奖项目需达到80分及以上）。落地光谷的获奖学生可直接认定为3551优秀青年人才，享受15万-30万元无偿资助资金。

选择光谷赛道企业命题的全部队伍将按照大赛统一比例晋级线下决赛，入围决赛的企业命题队伍继续参加大赛决赛各项奖项评比，与初赛奖项互不冲突。

光谷赛道赛题清单

光谷赛题文档下载

https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=c09ba2fcab7542fb8b24ce376b3fbae9

高芯科技赛题一：

高精度低噪声CV电路设计

描述及要求（基础）：

1. 全差分输入，需用到斩波调零或相关双采样技术；
2. 电容分辨率：≤0.2aF/sqrtHz；
3. 等效输入噪声谱密度：≤0.02aF/sqrtHz@100Hz;
4. 电路带宽>10KHz
5. 输入共模电容范围:0.1pF-15pF；
6. 电源电压：5V；
7. 温度范围：−45℃至+85℃；
8. 建议使用0.18um 5V标准CMOS工艺；

评审得分点：

1. 有完整的电路原理图、版图及前后仿结果；
2. 分辨率、噪声等关键性能指标越高，得分越高；
3. 需要提供PVTN(工艺、电压、温度、噪声)仿真结果；需要有电路可靠性分析；
4. 需要有设计文档，文档中要体现具体设计思路(如电路指标分析分解、架构选取、关键指标的设计分析、版图寄生的影响等)；
5. 版图布局合理，面积越小越好；
6. 功耗越小，得分越高；
7. 查询业界典型产品或paper的指标，分析差距存在的原因，和可能的改进方向。

输出要求：

1. 详细设计报告：内容包含但不限于电路指标分析分解、架构选取、关键指标的设计分析、版图寄生的影响、可能的改进方向等。
2. 仿真报告：内容需包含前后仿仿真条件、仿真电路、仿真波形及仿真结果分析，仿真波形包括但不限于DC/AC/TRAN/MC。
3. 电路原理图与GDS数据；（完整的电路图数据、GDS）。

高芯科技赛题二：

非制冷红外探测器芯片的小像元8μm微桥结构设计

描述及要求（基础）：

1. 设计像元尺寸为8微米的微桥结构，微桥结构悬空结构层不超过三层，热敏薄膜材料为氧化钒；
2. 说明所选膜层类型及厚度，说明结构设计的关键尺寸(最小线宽大于0.15μm）；
3. 微桥结构的设计需满足高填充率(≥70%），高吸收率（8~14微米平均吸收率≥80%），短热响应时间（≤9ms)，小NETD（≤40mK)及高结构稳定性（加速度500g，1ms，半正弦，三轴条件下，结构位移≤0.1μm)等；
4. 计算或仿真提取探测器关键指标（如热响应时间、NETD等)；

赛题评审得分点：

1. 完成微桥结构设计，膜层选择合理，能形成电学导通，可制造性强（悬空结构层数越少，膜层种类及层数越少，得分越高），共20分；
2. 通过计算或仿真得到所设计微桥结构的填充率，吸收率（填充率越大，吸收率越高，得分越高），共20分；
3. 通过计算或者仿真得到微桥结构的热响应时间，NETD（热响应时间越短，NETD越小，得分越高），并能给出具体计算或仿真报告，共20分；
4. 分析微桥结构随机振动冲击响应的仿真结果，分析其结构稳定性（位移越小，得分越高），共20分。
5. .通过优化设计，得到关键指标参数最佳的结构设计，并说明优化的依据及改善效果，共20分。

赛题输出要求：

1. 设计报告：包含微桥结构的整体方案设计，膜层类型及厚度，关键尺寸等。
2. 仿真报告：包括光学吸收仿真，热学传导分析，电学仿真，冲击振动仿真分析等。
3. 理论计算分析报告：包括填充率、吸收率、热响应时间、NETD的分析计算。

专家答疑邮箱：wangyq@gst-ir.com

高芯科技命题奖项设置：

高芯科技命题专项奖专门用于奖励选择高芯科技命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

高芯科技命题专项奖设立：

• 一等奖2队，每队奖金1万元。（两个赛题分别设置一支一等奖）
• 二等奖6队，每队奖金0.5万元。（两个赛题分别设置三支二等奖）
• 注：获奖项目需达到80分及以上。

华工正源赛题：

带工作点控制电路的100G波特率硅光微环调制器的设计

选题背景：

在全球算力供不应求的大背景下，AI算力需求呈现指数级增长，因此对光模块的带宽要求和传输速率、覆盖度等指标有更高的要求，光模块有望持续迭代升级和快速放量，当前大算力应用场景的快速发展将加速推动光模块从800G进一步向1.6T演进。本命题旨在解决2个问题，1。当前工程应用领域800G/1.6T硅光模块中的光/电芯片国产化难题，2. 验证硅光微环调制器是否可取代目前流行1.6T 单波 200G 差分调制器方案（硅光MZM，EML， TFLN）的可行性， 以应用于下一代数据中心及算力网络，支撑用于AI场景更高的带宽要求和传输速率。

课题内容及要求：

第一部分： 设计一个100G波特率应用的硅光微环调制器，关键指标要求如下：

1. 工作波长： 1310nm
2. 工作温度： 0-70C （Un-cooled， no TEC is required)
3. 3dB 带宽： >60GHz
4. 半波电压 Vpi：< 2V
5. ER> 5dB @ 7dB IL， <2.5V  Vppd (越小越好）， V'bias：3V
6. 最小输入光功率： >13dBm
7. 调制器差分阻抗 70Ohm
8. 此微环调制器中需要集成其他必要的有源(工作点调制器件，光功率检测器件。。）和无源器件（波导，direct coupler， 光输入输出耦合..)

第二部分：设计微环调制器工作点（transfer function）锁定方法， 要求如下：

1. 结合微环调制器光路中的组件 （heater，PD , 或其他自设计器件），给出锁定微环调制器工作点 （即 插损）方法（算法和软件）
2. 要求算法迭代<4 次达到收敛，所需时间 <3ms
3. 锁定的工作点漂移 < 0.2dB
4. 温度追踪能力 >50C/分钟
5. 温度追踪范围：0-80C

第三部分：设计微环调制器工作点（transfer function）控制电路，已解决微环调制器在大光功率（>10dBm)输入情况下，因非线性效应所引起的工作点的双稳态漂移（base line wandering）问题， 要求如下：

1. 给出非线性效应引起微环调制器工作点双稳态漂移的机理和模型
2. 根据模型设计出 base line wandering 的补偿电路，来调整调制器输入偏压
3. 电路要高速输入偏压补偿信号 （100s MHZ 放大器，可采用不同的滤波方案）
4. 锁定的工作点漂移 < 0.5dB
5. 微环的激光（1310nm）输入功率 >15dBm
6. 微环的输入信号（100GBd PAM4， 2.5Vppd）

评审得分点 ：

第一部分（占分 45%）

1. 微环调制器设计方案具有可行性，能满足基本指标要求
2. 3dB EO带宽越高得分越高，挑战>70GHz
3. 半波电压越低得分越高，挑战<1.5 V
4. 调制器光路满足完整光发射器功能，有工作点热调器件。此器件调制效率（mW/Pi）越高，得分越高
5. 采用可规模量产的半导体工艺

第二部分（占分 20%）

1. 微环工作点锁定算法有可行性，能满足基本指标要求
2. 采用方法越简单，得分越高
3. 所用方法锁定工作点时间越短，得分越高
4. 锁定的工作点漂移范围越小，得分越高
5. 温度追踪能力越大，得分越高。

第三部分（占分 35%）

1. 对非线性效应引起的base line wandering （BLW）机理分析正确，模型建立正确
2. 能正确分析调制器参数对 BLW 的影响，如 调制器尺寸，heater under-cut， 调制器速率，调制器 IL （插损) 设置。
3. 微环工作点补偿电路设计原理正确，满足基本要求
4. 在15dBm的输入光功率和信号速率 100GBd 情况下， 微环调制器随变化漂移的范围越小，得分越高。

课题目标：

本命题是解决硅光微环调制器应用于单波200G 可插拔光模块中的技术瓶颈，即工作点因非线性效应所造成的漂移（base line wandering）和挑战在当前工程应用领域800G/1.6T硅光模块中的光/电芯片国产化难题。

输出要求：

第一部分：

1. 调制器关键截面图和配套有源和无源组件设计图，包括材料和尺寸
2. 调制器性能仿真报告，包括EO-S21曲线、半波电压、DC插损。给出关键指标的优化思路以及仿真中采用的材料参数表
3. 调制器的制作工艺流程图
4. 方案总结：创新点、与文献或业界产品的关键指标对比分析、改进建议等

第二部分：

1. 工作点锁定原理分析报告和算法设计文档
2. 算法实现的源代码和编译脚本
3. 方案总结：创新点、与文献或业界产品的关键指标对比分析、改进建议等

第三部分：

1. 对非线性效应引起的base line wandering （BLW）机理分析
2. 微环调制器模型建立，包括热效应和非线性效应， 及BLW的仿真结果。
3. 调制器偏压补偿电路设计原理图和仿真
4. 方案总结：创新点、与文献或业界产品的关键指标对比分析、改进建议等"

华工正源命题奖项设置：

华工正源命题专项奖专门用于奖励选择华工正源命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

华工正源命题专项奖设立：

一等奖 1 队，每队奖金1万元。

二等奖 3 队，每队奖金0.5万元。

注：获奖项目需达到80分及以上。

华工正源命题答疑邮箱：

yuhaijiang@genuine-opto.com

精测电子赛题：

MIPI CPHY Redriver芯片设计

赛题背景：

随着MicroLED、MiniLED、MicroOLED的发展，越来越多的高分辨率显示使用MIPI CPHY作为视频传输接口。通过Redriver芯片提高系统CPHY信号链路可靠性成为后续进一步发展必须要解决的难题。

内容及要求：

1. 同时支持LVCMOS12与PAM3信号，两种自动识别，支持动态切换
2. LVCMOS12信号支持双向传输，自动识别传输方向

3. PAM3信号单向传输

4. PAM3信号支持RX均衡调节
5. PAM3信号支持TX均衡调节
6. PAM3信号支持Gain设置
7. 支持Power-Down状态，Power-Down状态功耗＜2mW
8. 对输出信号波形进行眼图叠加和抖动分析，说明抖动来源

信号链路：

评审得分点：

1. 详细设计和仿真报告，包含系统框图、原理分析和仿真数据等。
2. 实现LVCMOS12与PAM3信号，两种自动识别，支持动态切换——10分
3. 实现LVCMOS12信号支持双向传输，自动识别传输方向——10分
4. 实现Power-Down状态——10分
5. PAM3 ReDriver 功能满分70分

频率得分：2.5GHz——得分100%、1.25GHz——得分80%、0.75GHz——得分60%

衰减等级得分：Level-1——得分60%、Level-2——得分80%、Level-3——得分100%

ReDriver功能得分=70分*频率得分*衰减等级得分

6. 总分相同情况下，Jitter小者胜出

课题目标：

1. 能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容
2. 设计结果必须功能正确
3. 能够针对设计中遇到的问题，合作思考解决    

输出成果要求：

1. 设计报告，包括调研分析、原理图、功能等
2. 输出眼图和抖动仿真结果与分析报告

精测电子命题奖项设置：

精测电子命题专项奖专门用于奖励选择精测电子命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

精测电子命题专项奖设立：

• 一等奖 1 队，每队奖金1万元。
• 二等奖 3 队，每队奖金0.5万元。
• （注：获奖项目需达到80分及以上）

九峰山实验室赛题：

氮化镓大功率微波整流模块研究

描述及要求：

1. 设计一个功率容量为47 dBm 2.45 GHz的GaN整流模块；
2. 最大输入能量50 dBm;
3. 模块峰值效率65%；
4. GaN SBD的击穿电压大于100 V;
5. 模块的PCB面积限制在10*10 cm2；
6. 仿真中匹配元件采用真实元件模型；

评审得分点：

1. 详细设计和仿真报告，包含电路原理图、版图、原理分析和仿真数据等。
2. 实现2.45 GHz射频能量整流。
3. 功率容量47 dBm，功率容量越大越好，大于50 dbm 作为加分项。
4. 整流模块效率65%，效率越高越好，大于68%作为加分项。
5. 模块面积为10*10 cm²，面积越小越好，小于8*8 cm²作为加分项。

输出要求：

1. 详细设计报告：内容包含但不限于电路原理图、版图、模块工作原理分析、仿真分析和实际测试报告。
2. 仿真报告：内容需包含模块仿真条件、仿真电路及仿真结果分析。
3. 版图和实际仿真的电路原理图一致，模块的实际测试数据和仿真数据对比分析。

专家答疑邮箱：

huangzhen@jfslab.com.cn

九峰山实验室命题奖项设置：

九峰山实验室命题专项奖专门用于奖励选择九峰山实验室命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

九峰山实验室命题专项奖设立：

一等奖 1 队，每队奖金1万元。

二等奖 3 队，每队奖金0.5万元。

（注：获奖项目需达到80分及以上）

聚芯微电子赛题：

基于RISC-V的音频DSP处理器

描述及要求（基础）：

1. 基础指令集：RV32I
2. 扩展指令集：根据需求自定义，可参考M Extension（乘法，乘加）
3. 精度要求：统一8位整数，24位小数
4. FIR要求：128级FIR（可disable，系数可配）
5. EQ要求：10级EQ（每级EQ可单独disable，系数可配）
6. 静音功能：按照下述结构实现
7. 输入数据格式：统一8位整数，24位小数
8. 输入数据速率：48K
9. 输出数据格式：统一8位整数，24位小数
10. 输出数据速率：48K
11. 数据以及滤波器参数存储：SRAM
12. 指令存储：ROM
13. 编程要求：不要求compiler，用RV32I及自扩展指令实现功能即可
14. 使用180nm综合工具综合

评审得分点：

1.有完整的RTL以及前后仿结果

2.10级EQ配置成截止频率1k-10k的低通滤波器，fir配置成20k截止频率的低通滤波器，输入1k-25k的正弦扫频信号，分别打开EQ和FIR，输出应与配置相对应

附件：扫频标准文件下载链接

https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=edcb41d2915f402bbb95cfce1327bc00

3.打开静音模块，输出逐渐减小至0

4.在规定输入数据频率内（48KHz），完成所有计算

5.处理器面积越小，得分越高（SRAM和ROM面积不计入）

6.处理器所跑频率越低，得分越高

7.所需指令越少，得分越高

8.FIR功能结构

9.EQ功能结构

10.静音功能结构

输出要求：

1. 详细的设计说明文档
2. RTL及ROM code
3. TB以及仿真结果
4. 逻辑综合输出

专家答疑邮箱：

Kezheng.ma@si-in.com

聚芯微电子命题奖项设置：

聚芯微电子命题专项奖专门用于奖励选择聚芯微电子命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

聚芯微电子命题专项奖设立：

一等奖 1 队，每队奖金1万元。

二等奖 3 队，每队奖金0.5万元。

（注：获奖项目需达到80分及以上）

武汉新芯赛题：

高压80V 天线Tuner设计

选题背景：

手机等终端天线的小型化对天线的效率有明显的降低，为克服此问题，需在常见的倒F平面天线上进行天线的孔径调谐，以提高天线的效率。 在天线的高压区域进行孔径调谐，其效率收益最明显。孔径调谐Tuner的高耐压，成为主要的设计挑战。

因为大面积的开关管在叠管设计时，存在对衬底的寄生或泄露、对偏置或控制支路的泄露，而导致总耐压的压缩。故需结合器件及工艺原理进行耐压均衡设计。且大信号下的器件模型并不足精确，需结合器件大信号的工作原理进行适当的假设或多因素组合实验设计。

描述及要求：

1. 设计高压80V 天线Tuner，可选择SP4T或4*SPST电路结构。
2. 工作频率 700MHz~2700MHz，核心射频电路部分及模拟驱动电路。
3. 在开态时，电阻Ron< 1.8 Ω。
4. 关态时 电阻Roff> 12kΩ, 电容小于Coff < 0.12pF。
5. IIP2/IIP3 > 155dBm/90dBm。
6. 各支路间隔离度大于30dB。
7. Turn-on Time< 15us; 切换时间<20us
8. Standby Current <15uA
9. ESD 性能经评估，有模型时可通过HBM 1000V。
10. 总面积小于：1.3mm*1.0mm
11. 工艺库选择RF-SOI，工艺角包含选择FF/SS/TT

评审得分点：

1. 总分100分，Spec达成60分，可靠性达成或仿真论述达成10分，面积达成30分
2. 设计思路清晰，方案论证充分，理论及机制说明详尽
3. 仿真库及工程组织合乎规范，设计文档及仿真报告详尽
4. 加分项：完成ESD建模仿真，较准确的预估ESD能力

输出要求：

1. 完整的原理图及仿真环境、仿真数据或图表，完整的版图仿真环境，仿真数据或图表
2. 方案论证与可行性分析文档，包括此电路方向的文献综述，方案选择的依据，可行性初步评估
3. 原理图仿真报告，包括原理图设计的各模块划分依据，各模块指标设定原理与依据，电路器件选择依据，电路指标调试方向与调试原理，最终电路原理图。
4. 版图仿真报告，EM仿真流程及方法，仿真结果分析，与原理图的仿真差异分析与改进，最终版图，最终数据预估，多版本设计依据。
5. 可靠性设计或仿真报告，针对EDS设计的详细方案，与性能预估，多版本设计方向详细方案。

专家答疑邮箱：

roman_xiong@xmcwh.com

武汉新芯命题奖项设置：

武汉新芯命题专项奖专门用于奖励选择武汉新芯命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

武汉新芯命题专项奖设立：

一等奖 1 队，每队奖金1万元。

二等奖 3 队，每队奖金0.5万元。

（注：获奖项目需达到80分及以上）

云岭光电赛题：

半导体激光器芯片的光栅设计与工艺研究

描述及要求：

1. 任选文献或市场的半导体DFB激光器（Distributed Feedback Laser）芯片结构，材料体系为InGaAsP/InGaAlAs/InP，工作波长（Wavelength）选择1310nm波段或者1550nm波段，或选择1270～1670nm之间常用通信波长均可（可参考ITU-T标准）；对应选定的工作波长，确定外延层（Epitaxy）结构。
2. 采用左上图1的脊波导（Ridge Waveguide，RWG）结构，外延材料折射率（Refractive Index）参考如右上图2（仅供参考，请根据实际外延材料和工作波长自行计算），有源区（量子阱MQW+上下SCH）可自选优化设计或参考文献。三维波导结构如右下图3，定义横截面（左上图1）为XY面，光波传输为Z方向。脊波导的宽度（X）在Wg = 2um附近（比如1.6um～2.4um），高度（Y）为Hg = 2um左右，长度为Ldev = 200um左右（或者100um～1000um任选），该芯片长度（Length of the Device）标为Ldev，也称激光器的腔长。以上尺寸值仅为参考值，可自行根据实际需求、外延结构或仿真模拟调整至合理范围。实际DFB激光器芯片，两端腔面会做镀膜以形成谐振腔：定义Z=0位置为高反镀膜面（High-Reflection，HR）、一般反射率高于90%，定义Z=Ldev位置为抗反镀膜面（Anti-Reflection，AR）、一般反射率低于1%（甚至更低如0.1%或0.02%）。
3. 研究光栅层（Grating，GRT）的多种配置对于芯片关键参数的影响（比如Side Mode Suppression Rario边模抑制比SMSR、Single Mode Yield单模良率、Threshold Current阈值电流Ith、Output Power输出功率Pout等）：
   1. 按外延位置区分：
      1. P-光栅（P-GRT）：光栅层位于有源区上方（P-面）50～300nm（参考值，可适当扩展）；
      2. N-光栅（N-GRT）：光栅层位于有源区下方（N-面）200～500nm（参考值，可适当扩展）；
      3. 请研究P-面光栅（P-GRT）与N-面光栅（N-GRT）的优缺点与使用场景。
   2. 按传播方向区分：
      1. 全光栅：光栅覆盖整个芯片长度（Z方向从0到Ldev）；
      2. 部分光栅：光栅至覆盖部分芯片长度（未覆盖区的光栅层会被腐蚀掉、然后按周边的InP材料来匹配沉积），光栅覆盖长度与芯片长度的比值定义为光栅占比（Corrugation%），比如40%、60%、80%等等（此值不做限定，可自行仿真计算不同任意长度比0%～100%）。全光栅实际就是光栅占比100%。部分光栅需要定义光栅位置：即相对于芯片Z方向的具体起始位置（离HR镀膜面的距离）或结束位置，以与光栅占比（Corrugation%）匹配。
      3. 对于部分光栅，则可以研究（光栅位置与光栅占比）所对应的光栅反射曲线与器件的性能关系。比如，比较同一个部分光栅（比如50%光栅比）分别在DFB激光器芯片的首、中、尾部的情况，并且与全光栅进行比较。
   3. 按光栅结构区分，见右下图4：
      1. 均匀光栅，Uniform Grating（图4上），光栅周期（Pitch）恒定。
      2. 相移光栅，Phase-Shifted Grating（图4下）
      3. 更高级的光栅结构有啁啾光栅（Chirp Grating）、周期调制光栅Corrugation Pitch Modulated (CPM)等等
      4. 请研究不同光栅对于激光器性能的影响，至少比较均匀光栅与相移光栅。如果对于更高级光栅有所研究可额外得分。
4. 以(3(a)(i))项场景为例，请研究均匀的全光栅结构：
   1. 如果光栅层的折射率（Refractive Index）变化，怎么影响芯片的工作波长，可做光栅层折射率变化与工作波长的对应关系图；
   2. 如果光栅周期（Pitch）变化，怎么影响芯片的工作波长，可做光栅层折射率变化与工作波长的对应关系图。如果工艺制作过程中，光栅的周期（Pitch）不稳定，制作误差（Pitch Error）将如何影响波长和模式选择；该制作误差可能是固定值，也可能是随机分布值（更有研究价值）。
   3. 光栅耦合强度的公式与计算，描述Kappa 与 Kappa * L两个重要参数；
   4. 如果光栅占空比（Duty Cycle）变化，以及光栅的形貌变化（比如方型、梯形、三角型、弧线型）对于光栅的耦合强度的变化；
5. 研究DFB、EML、DBR的光栅设计和工艺制作所需要考虑的因素。比如，
   1. DFB（Distributed Feedback Laser, 分布反馈激光器）芯片两端镀膜面处，光场（Optical Field）会进行反射，反射时可能产生随机相位差（Phase Error），该相位误差将如何影响DFB的模式与波长。
   2. EML（Electro-absorption Modulated Laser, 电吸收调制激光器）芯片的DFB-EAM交界处的反射、以及EAM输出端面的反射，如何影响EML芯片的性能。
   3. DBR（Distributed Bragg Reflector Laser, 分布式布拉格反射激光器）芯片的光栅反射和工作原理，比较与DFB的差别与优劣。

评审得分点：

通过此课题，选手需建立对于半导体激光器的基本认识，了解频率选择器件的基本功能与种类；对于半导体激光器的光栅部件，了解各种设计方案，进行基本的理论分析，通过适当的数学建模或者软件仿真验证分析；评估各种光栅设计对于不同半导体激光器的应用场景，以及设计与工艺关键点。

本课题包含以下评分内容：

（1）半导体激光器的频率选择功能的实现方案，以及对半导体激光器主要性能的影响；

（2）光栅设计的种类以及适用场景；

（3）光栅制作的各种工艺选择以及优劣；

（4）均匀光栅、相移光栅、以及啁啾光栅、周期调制光栅等在半导体激光器中的应用；

（5）部分光栅在半导体DFB激光器芯片的不同位置（首、中、尾），对芯片关键参数的影响，比如边模抑制比、单模良率、阈值电流、输出功率等；

（6）DFB、EML、DBR的光栅设计和工艺制作所需要考虑的因素；

（7）P-面光栅与N-面光栅的优缺点与使用场景；

（8）对于光栅设计与工艺的独特见解或研究。

按以上评分内容，具体得分点如下：

• （1）（2）（3）为文献研究和综述；各占10分，共计30分；
  1. 其中，评分内容（1）需要有对光栅方程的理解（怎么选频、波长如何调节）、耦合系数（Kappa）耦合强度（Kappa*L）的意义和计算方法，才能完全得分。
  2.  
• （4）（5）（6）（7）为考核选手的科研与分析能力，需要分析光栅原理，有较强的理论分析；有对应的仿真模拟计算为佳，可以采取自己编程（比如传输矩阵法）或者使用任何商用软件建模；每部分为15分，共计60分。
  1. 其中，具体研究内容可按照【描述及要求】部分的细则3/4/5展开。
  2. 需要基于以下基础：外延结构的确定、有源区的增益特性、光学模式计算、传输矩阵法的算法与描述。这四项，每项可得5分，合计20分；
  3. 评分内容（4）（5）（6）（7）每项可得10分，合计40分。
  4.  
• （8）为选手的见解、结论或建议，得分为10分；有独特见解的优秀课题研究可以加附加分10分。
  1. 如果没有提交IEEE格式的论文，则减5分；
  2. 如果提交的代码，运行不能重复结果，则扣除相应得分点的分。

输出要求：

1. 希望选手完成一篇综述文章，可参考IEEE Journal或Transaction的Review Article综述文章的格式，篇幅不低于IEEE格式的8页纸。
2. 同时需要选手提交可运行的模型编程代码、或者仿真程序文件，可重复实现结果。

专家答疑邮箱：

ht@eliteoptronics.com

云岭光电赛题专项奖设置：

云岭赛题专项奖专门用于奖励选择云岭赛题的获奖赛队。云岭专项奖是重复奖，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

云岭专项奖设立：

一等奖 1队，每队奖金1万元。

二等奖 3队，每队奖金0.5万元

（注：获奖项目需达到80分及以上）

长江存储企业命题赛题一：

32Gbps PAM4 高速发射机设计

课题背景

高速串行接口作为数据交换的重要接口技术，被广泛应用于各种通信系统中。通用电气输入输出标准和互联网单通道的速度需求不断提升，这对高速串行接口的发射机与接收机在带宽、时序、功耗、均衡等性能方面提出了新的挑战。4级脉幅调制（PAM4）是一种先进的信号传输技术，它是脉冲幅度调制（PAM）技术的一个分支， 在通信领域扮演着至关重要的角色。 PAM4技术的主要优势在于其能够提高信号传输效率。与非归零码（NRZ）相比，PAM4在一个符号周期内可以使用四个不同的信号电平进行数据传输，从而每个符号周期可以表示2比特的逻辑信息（00、01、10、11）。这意味着，在相同的波特率下，PAM4信号的比特率是NRZ信号的两倍，从而提高了传输效率并降低了传输成本。

课题内容及要求

基础：

1. 设计一个满足性能要求的单通道工作速率32Gbps的高速发射机

2. 发射机包含数据通路和时钟通路, 片外时钟方案，片外给入16GHz时钟

3. 发射机输出差分幅度最大达到1.5V

4. 信号调制方式：PAM4

5. PAM4眼图线性度(RLM)大于90%

6. 发射机内部产生PRBS7码型

7. 发射机整体功耗小于150mW

8. 具有前馈均衡（FFE）能力，三抽头(pre tap/main tap/post tap)

9. FFE可以均衡8dB的信道衰减

10. 驱动电路具有50欧姆的阻抗匹配(SS/TT/FF corner)

11. 电路电源电压不超过1.2V，温度范围: -40C~110C

12. 给出输出波形和眼图（前仿真结果）

13. 完成版图和后仿真

加分：

1. PAM4眼图线性度大于95%，越大越好

2. 发射机整体功耗小于120mW，越小越好

评审得分点

1. 电路原理正确，能完成正常的发射机功能和前后仿真结果

2. 功耗，面积有合理分析

3. PAM4眼图线性度越大，得分越高

4. 功耗越小，得分越高

5. 低阶工艺设计是加分项

输出要求

1. 发射机系统设计思路

2. 电路原理图和Verilog代码以及版图

3. 仿真结果（前仿，后仿）

4. 总结：方案优势、不足、改进建议等

专家答疑邮箱：Grace_Tang@ymtc.com

长江存储企业命题赛题二：

Transformer加速器设计

课题背景：

面向AI时代的新计算架构是未来的方向。AI算法在不断演进，随之而来的硬件加速器（DSA）也在不断涌现。目前针对CNN和RNN网络的加速器已经很成熟，不过针对Transformer网络的加速器还不是太多。

Transformer中最重要的两个模块分别是multi-head attention(MHA)和feed-forward network(FFN)，还有一些重要的子模块比如layer norm和softmax。

网络模型参考论文：https://arxiv.org/abs/1706.03762

内容及要求

1） 任选一个或多个子模块做硬件加速器的实现。

2） 工艺库采用Cadence 45nm CMOS PDK （包括Cadence 45nm generic standard cell）

3） 电压范围：1.1V ~ 1.3V

4） 温度范围：-40C ~ 100C

5） 模型参数采用INT4

6） 实现方式不限，模拟或数字均可。

7） 如用模拟实现，需写明精度/误码率。

8） 如用数字实现非线性函数，需写明使用的近似算法，如查表法、CORDIC算法、泰勒展开法等

评审得分点：

1) 电路原理正确，能完成正常的前后仿真结果；

2) 功耗、面积、算力、精度有合理分析；

3) GOPS/W指标越大，得分越高；

4) GOPS/mm2指标越大，得分越高；

5) 代码风格良好也是加分项

6) 如果未完全实现某项功能，根据技术报告的内容酌情给分

输出要求

1） 设计文档

       a) 描述设计思路和设计规格

       b) 模块划分和接口设计

       c) 各模块设计

       d) 仿真验证计划

       e) 结果总结 - 面积(GOPS/mm2)、功耗（GOPS/W）、性能（GOPS）、精度等总结

2） 设计代码或设计原理图

3） 综合脚本（仅限数字实现）

4） 综合生成的网表（仅限数字实现）

5） 前仿/后仿结果

6） 版图

专家答疑邮箱：Grace_Tang@ymtc.com

长江存储命题奖项设置：

长江存储命题专项奖专门用于奖励选择长江存储命题的获奖赛队。企业命题专项奖是初赛奖项，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

长江存储命题专项奖设立：

一等奖2队，每队奖金1万元。（两个赛题分别设置一支一等奖）

二等奖6队，每队奖金0.5万元。（两个赛题分别设置三支二等奖）

注：获奖项目需达到80分及以上。

第七届中国研究生创芯大赛承办单位介绍

第七届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。

华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，学院是全国同时拥有国家集成电路学院、国家集成电路产教融合创新平台、国家示范性微电子学院、国家集成电路人才培养基地、微电子学与固体电子学国家重点学科等集成电路领域五大国家级人才培养学科平台的6所高校之一。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路 ，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。

武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。 经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。