主题赛事
返回
“华为杯”第三届中国研究生创“芯”大赛——思尔芯企业命题
发布时间：2020-06-10
来源：中国研究生创“芯”大赛
阅读次数：1390
思尔芯(上海)信息科技有限公司（“S2C”）由资深硅谷专家团队于2004年创立，是一家十多年来一直专注于集成电路电子设计自动化（“EDA”）解决方案的高科技公司。S2C作为上海市重点EDA企业，其业务主要覆盖FPGA快速原型验证、硬件仿真器、EDA工具及仿真验证云系统，是业内领先的FPGA快速原型验证解决方案提供商。
S2C自主研发的FPGA快速原型系统与软件、EDA工具以及仿真验证云系统，架构灵活、性能优异，已广泛应用于人工智能、物联网、高性能计算、图形图像处理、数据存储、智能汽车、教育及医疗等领域。目前在全球范围内拥有超过400家客户，其中很多客户为全球知名企业。
国内知名的半导体企业国微控股有限公司是S2C的最大股东，2019年12月S2C通过引入外部投资人的方式完成了约3.1亿元人民币的融资，其中上海临港智兆基金领投1.5亿元人民币，投后持有S2C 24.6%的股权。
目前S2C在上海、深圳、北京、成都、杭州、新竹、东京、首尔和圣何塞均设立分支机构或办事处，建立了完善的技术研发与支持服务体系。S2C始终保持合作共赢的态度，积极与行业伙伴及客户紧密合作。未来S2C将持续发挥自身优势、结合国内外客户需求，加速产品设计与创新，为中国乃至全球集成电路产业的快速健康发展持续贡献力量。
赛题一：一种低延时的时分复用系统的逻辑实现
一、描述及要求
基于Xilinx Kintex Ultrascale FPGA构建一种低延时的时分复用系统。
- 采用Verilog或VHDL实现一种FPGA之间的数据传输时分复用系统。
- 关注数据发送到数据恢复之间的cycle延时，需要保证数据在下一个时钟采样沿可以恢复。
- 支持检错编码。
- 用于时分复用传输的速度峰值为1.25Gbps。
- 不要求在硬件中实现，但需要提供仿真模型、FPGA综合和布局布线之后的面积和性能报告。
二、评审得分点
- 系统设计正确，设计文档详细，模块和结构划分清晰、数据分析合理有据。
- 数据发送到数据恢复之间的开销越少，得分越高
- 面积越小，工作频率越高，性能越高，得分越高。
- 支持的时分复用比越高，得分越高。
- 系统灵活可配，参数化（通过参数可以支持不同时分复用比，同一设计的不同接口可以支持多种时分复用比）是一个加分项。
- 添加纠错编码是一个加分项，编码的纠错越高、延时越低，得分越高。
- 支持多个时钟域信号的混合传输是一个加分项。
三、输出要求
- 详细设计文档和RTL代码。
- FPGA综合和布局布线之后的面积和性能报告。
- 有验证的数据和仿真波形及分析。
赛题二：批量JPEG/MJPEG解码方案的逻辑实现
一、描述及要求
基于Xilinx Kintex Ultrascale FPGA来实现一种批量JPEG/MJPEG解码方案。
用RTL实现不同分辨率的批量JPEG/MJPEG的解码方案IP设计。支持的解码图像分辨率不低于2K。解码的帧率不低于24fps。
二、评审得分点
- 功能正确实现且具有完备的功能验证。
- 设计文档详细清晰，模块和结构划分清晰、合理。
- 面积合理，有对资源、吞吐率、功耗的分析。
- 系统延迟越低，解码效率越高得分越高。
- 支持的图片解码的分辨率以及帧率越高得分越高。
- 编解码器同时集成作为加分项。
三、输出要求
- 算法模型代码及文档（C/Matlab等不限）。
- 详细设计文档和RTL代码。
- FPGA综合和布局布线之后的面积和性能报告。
- 有验证的数据和仿真波形及分析。
赛题三：使用DDR4 Memory模拟多端口SRAM读写访问的Memory Modeling的逻辑实现
一、描述及要求
基于Xilinx Kintex Ultrascale FPGA来实现用DDR4 Memory来模拟多端口同步SRAM及异步SRAM的读写访问。
二、评审得分点
- 功能正确实现且具有完备的功能验证。
- 设计文档详细清晰，模块和结构划分清晰、合理。
- 支持不少于4个读端口及4个写端口，实现读写端口数量越多得分越高。
- SRAM读写访问的延迟越低，时钟频率越高，得分越高。
- 实现模拟DDR1 Memory的读写访问作为加分项。
- 实现模拟DDR2 Memory的读写访问作为加分项。
三、输出要求
- 详细设计文档、RTL代码及FPGA工程。
- FPGA综合及布局布线之后的面积和性能报告。
- 有验证的数据和仿真波形及分析。
赛题四：DDR4 PHY子系统的FPGA实现及验证
一、描述及要求
DDR控制器作为现在SOC中重要的组成部分，在FPGA上验证已成为软件验证的重要组成部分。请基于Xilinx Kintex Ultrascale FPGA构建一个兼容DFI4.0规范的DDR4 PHY子系统，并完成其仿真验证。支持标准72bit ECC内存条，支持单/双Rank，内存工作频率需在50Mhz~100Mhz之间。子系统中如需用到CPU控制，建议采用开源的轻量级RISC-V处理器。子系统需搭配简易的DDR控制器完成FPGA工程的综合和实现。
二、评审得分点
- 功能正确实现且具有完备的功能验证。
- 设计文档详细清晰，模块和结构划分清晰、合理。
- 代码简洁，逻辑清晰，可维护性好。
- 仿真验证覆盖率越高，得分越高。
- DDR4 PHY子系统对Xilinx IP依赖性越低，得分越高
三、输出要求
- 详细设计文档、RTL代码及FPGA工程。
- FPGA综合及布局布线之后的面积和性能报告。
- 50M频率下FPGA比特流生成。
- 有验证的数据和仿真波形及分析。
奖项设置
一等奖（两名）：10000元。
二等奖（四名）：5000元。
一等奖、二等奖团队主要成员，免试拿Offer。
S2C答疑邮箱
S2C命题专家咨询邮箱：cpicic@s2cinc.com ；
邮件主题：第三届创“芯”大赛 – S2C赛题答疑。
