主题赛事
返回
课程内容：
课程目录：
工具列表：
讲师介绍：
课程内容：
课程目录：
工具列表：
HSPICE P-2019.06-1
讲师介绍：
课程内容：
课程目录：
工具列表：
讲师介绍：
课程内容：
课程工具：
讲师介绍：
课程目录：
a. ICC II Introduction and GUI
工具列表：
讲师介绍：
【赛前培训】Synopsys EDA工具系列培训
发布时间：2019-07-16
来源：中国研究生创“芯”大赛
阅读次数：1237
第一场： Sentaurus TCAD功能介绍及实例演示
直播时间及报名入口
2019年7月18日 上午 10:00-12:00
第一节：Sentaurus Workbench、Sentaurus Process、Sentaurus Device和Sentaurus Structure Editor功能介绍。
第二节：Sentaurus Visual、IC WorkBench Edit/View Plus和Sentaurus Process Explorer功能介绍。例子解释，包括FinFET和CMOS。
第一部分：Sentaurus Workbench介绍及实际操作。
第二部分：Sentaurus Process介绍及命令演示。
第三部分：Sentaurus Device介绍及命令演示。
第四部分：Sentaurus Structure Editor介绍及实际操作。
第五部分：Sentaurus Visual介绍、命令演示及实际操作。
第六部分：IC WorkBench Edit/View Plus介绍及实际操作。
第七部分：Sentaurus Process Explorer介绍及实际操作。
第八部分：CMOS例子解释。
第九部分：FinFET例子解释。
Sentaurus Workbench、Sentaurus Process、Sentaurus Device、Sentaurus Structure Editor、Sentaurus Visual、IC WorkBench Edit/View Plus和Sentaurus Process Explorer。
James Dong，Synopsys TCAD应用工程师，微电子学博士。拥有十多年的业界经验，专注于利用TCAD优化器件（逻辑器件，功率器件，以及闪存器件），特别是通过3D工艺及器件仿真优化器件。精通TCAD软件的功能及使用，对于各种仿真需求可以给出合理的解决方案。
第二场：Synopsys模拟电路设计工具
直播时间及报名入口
2019年7月18日 下午 15:00-16:30
本课程针对具有初步模拟与定制电路设计经验的学习者，以最新版2019.06为蓝本，介绍以下业界主流设计软件的基本概念，使用方法，常用使用技巧。
· HSPICE: 精确电路仿真领域的黄金标准
· 具有多核/多机器功能的全芯片电路级仿真Finesim Spice
· CustomSim高性能，高容量的FastSPICE仿真
· 波形观测仪和仿真后处理工具Custom Waveview
通过本课程的学习，学员可以掌握如何使用模拟电路仿真器针对高精度，大规模和高性能等不同仿真要求做出合理的优化，取得精度和速度的平衡；同时了解如何使用波形分析工具对仿真结果进行处理。学习这些业界普遍采用的工具和方法，将为学员进一步研究和开发模拟，混合信号和定制设计电路提供实操基础。
-
Getting Started with HSPICE
-
FineSim 101
-
CustomSim Basic Training
-
WaveView Analyzer Essentials Tutorial
FineSim P-2019.06-1
CustomSim P-2019.06
Custom WaveView P-2019.06
Sean Zhong, 任职于Synopsys AE团队资深技术支持工程师，在模拟、数模混合设计流程、仿真和验证领域有进20年的技术支持经验。
第三场： VCSMX Verdi Training
直播时间及报名入口
2019年7月19日 上午 10:00-12:00
随着ASIC的规模越来越大，复杂度越来越高，对于验证和调试技术提出了越来越严峻的挑战：如何加速大规模集成电路的验证效率，如何加速软硬件之间、信号与协议之间的调试，如何在芯片设计的更早阶段介入，等等。基于这些因素，Synopsys推出了业界领先的验证一致性平台：VCS作为统一的仿真工具，Verdi作为统一的调试工具。
本课程主要介绍VCS和Verdi的基础知识，以便大家对VCS和Verdi的使用有一个比较清晰的了解，并能够直接将VCS和Verdi应用于自己的验证环境中。
Verification Complexity
Documents and Help
Environment Setup
VCS Flow
FSDB Dump
Coverage
X-prop and Temporal Flow View (TFV)
Debug with GUI (Verdi)
VCS MX
Verdi
公佩军，毕业于中国科学技术大学，先后就职于AMD、展讯、Synopsys，有十多年的验证经验。现在在Synopsys，主要从事VCS、Verdi、VIPs的相关技术支持。
第四场： RTL-to-Gate synthesis with Design Compiler PrimeTime SI STA analysis
直播时间及报名入口
2019年7月19日 下午 14:00-16:00
第一节：RTL到门级网表的实现，逻辑综合流程相关介绍
第二节：STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法
课时安排：
-
Design Compiler:
-
RTL到门级网表的设计实现概念介绍
-
逻辑综合的基本流程
-
有助于提升网表QoR的命令操作
-
Design Compiler NXT 全新一代的逻辑综合工具介绍
-
PrimeTime SI (PT SI):
-
STA分析PT基本流程
-
PT SI 的分析方法
-
PT ECO相关的advanced feature介绍
-
Design Compiler Graphical
-
PrimeTime SI
Gogo Min, 东南大学ASIC工程中心研究生毕业，曾参与海思麒麟芯片的设计开发，负责综合实现、STA相关工作。现任职于Synopsys，负责DC, Formality, PT相关工具的技术支持。
第五场：IC Compiler II - Driving Best Performance, Power and Area
直播时间及报名入口
2019年7月19日 下午 16:00-17:00
(1) Objects, Blocks and App Options
b. Design Setup
(1) Input data
(2) NDM library generation
c. APR flow
(1) Floorplanning
(2) Placement & Optimization
(3) CTS & Optimization
(4) Routing & Optimization
(5) Signoff
d. Customer Support
(1) Solvnet introduction
(2) Reference flow
IC Compiler II
Eason Cao，本科就读于西安电子科技大学，有着超过8年的后端设计及流片经验，曾在Britesemi，Pinecone等设计公司担任资深设计工程师，参与过NB-IOT及小米澎湃系列手机芯片等产品的研发，现在为Synopsys资深技术应用工程师。
