第七届中国研究生创"芯"大赛极海企业命题
发布时间:2024-04-04 来源:中国研究生创“芯”大赛 阅读次数:2636

极海企业命题专项奖设置:

极海企业命题专项奖专门用于奖励选择极海企业命题的赛队,极海企业命题专项奖是初赛奖,由企业专家评出。入围决赛的参赛队伍继续参加大赛决赛奖项评比,与初赛奖项互不冲突。

 

极海企业命题专项奖设:

一等奖2队,每队奖金1万元

二等奖4队,每队奖金0.5万元

 

极海-创芯大赛人才政策:

极海公司鼓励从创芯大赛获奖学生中挖掘人才,并在校招中为获奖团队、优秀参赛团队成员提供岗位直通资格。获得极海专项奖团队成员将直接进入部门终试环节;获得二等奖以上团队成员可直接进入综合面试;进入决赛的学生可免笔试。

 

答疑邮箱:

edu@geehy.com

 

赛题文档下载

https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=3b5a0ee02e0b47dea98544aa26f7f3e7

 

赛题一:16 位 3MSPS SARADC 设计- 视频介绍

https://www.bilibili.com/video/BV1oM4m1f7ye

 

赛题二方向1:低功耗蓝牙(BLE) 射频前端功率放大器 (PA)设计- 视频介绍

 https://www.bilibili.com/video/BV1Eq421F7uT

赛题二方向2:低功耗蓝牙(BLE)射频前端低噪声放大器(LNA)设计- 视频介绍

https://www.bilibili.com/video/BV1rZ421Y7a7

 

 


 

赛题一16  3MSPS  SARADC 设计

 

选题背景

ADC 作为模拟域与数字域的桥梁,其采样率与有效精度往往是系统的瓶颈之一。在工业 应用 SOC 芯片设计中,中高精度、低功耗及 MHz 采样率的 ADC 最为常见,且其精度要求 逐步从 12 位向 14/16 位提高。与单芯片不同, SOC 芯片中对功耗面积都有严格要求,  这就 需要创新架构与校准算法设计。

工艺:  110nm Logic/Mixed process,优先国内工艺

外部提供模拟 AVDD 与数字 DVDD 电源,时钟(频率匹配设计)以及基准电路。

 

描述及要求(基础):

1.  电气规格如下:

Temp. = -40 °C to +105 °C; AVDD = 3.0V to 3.6 V; ADC calibrated at T = 25 °C.

 

Symbol

Parameter

Conditions

Min

Typ

Max

Unit

AVDD

ADC analog power

supply

 

3.0

3.3

3.6

V

Pw

power consumption

averaging

without reference buffer

-

-

10

mW

Resolution

ADC resolution

 

-

16

-

bits

VADCIN

analog input voltage

 

0

-

AVDD

V

fADCIN

input signal frequency

 

0

-

500

KHz

Fs

sampling frequency

 

-

-

3

MSampl es/s

SNDR

Signal to Noise &

Distortion Ratio

differential mode

fADCIN=500KHz

80

85

 

-

dB

SFDR

Spurious Free Dynamic Range

differential mode

fADCIN=500KHz

 

-

94

 

-

dB

Area

Silicon Size

110nm Logic/Mixed

process

-

-

0.15

mm^2

CREF

VREF external cap

 

/

4.7

/

uF

*All static and dynamic parameters are tested after calibration

 

2.  Matlab 模型设计;

3.  校准算法设计。

 

描述及要求(加分):

1.  上述面积包括数字综合后的部分;

2.  加分:有创新意义的架构与校准算法设计;

 

评审得分点:

1.  架构设计占总分 30%,电路设计占总分 60%,报告占总分 10%;

2.  架构合理,包含非理想因素(如增益,速度,噪声),推导并通过模型验证;

3.  满足电气参数表规格;

4.  FOMs=SNDR+10log(Fs/2/Pw) 越高,得分越高;

5.  相近 FOMs 值,电路面积越小,得分越高。

 

输出要求:

1.  技术总结与前瞻分析;

2.  架构模型与仿真报告;

3.  模拟前端电路数据与仿真报告(TT corner 下)。

 

答疑邮箱:

edu@geehy.com

 


 

赛题二

子方向 1:低功耗蓝牙(BLE)射频前端功率放大器(PA)设计

 

选题背景

低功耗蓝牙(BLE)技术已成为一种应用于无线设备的短距离通信流行解决方案,尤其是 BLE 通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用, 因此 BLE  仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。低功耗蓝牙技术规范中对发射机的发射功率要求较为宽松,  只要发射功率在-20dBm~10dBm 范围内都被允许。杂散 辐射是发射机非常重要的指标, 分为带内杂散辐射和带外杂散辐射, 它是指用有用基带信号发 射时引起的边带以及邻道以外离散频率上的辐射。

 

描述及要求(基础):

1.  电气规格如下:

Temp. = -40 °C to +125 °C; VDDA = 1.8 V;

PA

MIN

TYP

MAX

UNIT

Output power

-20

 

6

dBm

Frequency range

2400

 

2483.5

MHz

Output power vs temperature(0dbm)

 

1.5

 

dB

Output power vs temperature(6dbm)

 

2

 

dB

Output power vs frequency

 

0.5

 

dB

Spurious emissions out of band

 

-47

 

dBm

Spurious emissions of harmonics

 

-47

 

dBm

Spurious emissions offset 1BW

 

- 16

 

dBm

Spurious emissions offset 2BW

 

-26

 

dBm

 

 

 

Spurious

emissions in band

6dBm ±2M

 

-41

 

dBm

0dBm ±2M

 

-48

 

dBm

6dBm ±3M

 

-47

 

dBm

0dBm ±3M

 

-54

 

dBm

 

Power

consumption

Pout=0dBm

 

3.2

 

mA

Pout=6dBm

 

7.2

 

mA

Area

 

75000

 

um²

 

2.  架构设计;

3.  电路设计与仿真。

 

描述及要求(加分):

1.    功耗优于规格参数将按超出的比例获取相应的加分;

2.    面积优于规格参数将按超出的比例获取相应的加分;

3.    系统集成度越高越好,  如设计中需要使用电感(或者 balun),要求必须是片上集成, 不支持片外电感(或者 balun)以及 bonding 电感的设计思路,  电感(或者 balun)也应 作为该 PA 的一部分计入总面积中。

 

评审得分点:

1.  架构设计占总分 30%,电路设计与仿真占总分 50%,报告占总分 20%;

2.  架构选取要求包含基于性能指标的理论分析以及目前主流产品的性能对比

3.  电路设计和仿真满足电气参数表规格;

4.  电路面积、功耗越小,得分越高。

 

输出要求:

1.  技术总结与前瞻分析(着重当前架构的实现方式);

2.  电路架构参数与仿真报告,需要有各仿真项的仿真平台,输入输出寄生参数(以  QFN 封装为标准,bonding 及片内寄生的正常范围内取值均可),仿真条件设置等。Spurious emissions 仿真可通过 PA 高次谐波及三阶交调来评估,采用 HB/PSS/Tran 等仿真方式 PA 输出功率随温度及频率变化指标在其他指标符合要求的前提下可适当放宽;

3.  PA 电路数据与仿真报告(典型 corner  PVT 下)。

 

答疑邮箱:

edu@geehy.com

 


 

赛题二

子方向 2:低功耗蓝牙(BLE)射频前端低噪声放大器(LNA)设计

 

选题背景

低功耗蓝牙(BLE)技术已成为一种应用于无线设备的短距离通信流行解决方案,尤其是 BLE 通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用, 因此 BLE  仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。为了延长电池的寿命,   BLE 设备需要长期稳定的工作,低功耗设计是 BLE 技术最重要的要求。  BLE 射频芯片是 BLE 设备中的关键芯片,  同时也是功耗占比最大的芯片,  如何在满足 BLE 射频指标要求的同

时,实现低功耗和低成本的射频芯片设计一直是科研人员关注的问题。

 

描述及要求(基础):

  1.  电气规格如下:

Temp. = -40 °C to +125 °C; VDDA = 1.1V to 1.3 V;

 

LNA

MIN

TYP

MAX

UNIT

RF frequency range

2400

 

2483.5

MHz

Input impedance

 

50

 

Ω

Noise Figure

 

6

8

dB

S11

 

- 12

- 10

 

Gain

12

20

24

dB

Gain step

 

4

 

dB

IIP3

-35

-30

 

dBm

IIP2

-30

- 10

 

dBm

P1dB

-45

-40

 

dBm

Power consumption

 

0.9

1.1

mA

Area

 

60000

 

         um²

 

2.  架构设计;

3.  电路设计与仿真

 

描述及要求(加分):

1.  功耗优于规格参数将按超出的比例获取相应的加分;

2.  面积优于规格参数将按超出的比例获取相应的加分;

3.  系统集成度越高越好,如设计中需要使用电感(或者 balun),要求必须是片上集成,   不支持片外电感(或者 balun)以及 bonding 电感的设计思路,电感(或者 balun 也应作为该 LNA 的一部分计入总面积中。

 

 

评审得分点:

1.  架构设计占总分 30%,电路设计与仿真占总分 50%,报告占总分 20%;

2.  架构选取要求包含基于性能指标的理论分析以及目前主流产品的性能对比;

3.  电路设计和仿真满足电气参数表规格;

4.  电路面积、功耗越小,得分越高。

 

输出要求:

1.  技术总结与前瞻分析(着重当前架构的实现方式);

2.  电路架构参数与仿真报告 ,需要有各仿真项的仿真平台,输入输出寄生参数(以 QFN 封装为标准, bonding 及片内寄生的正常范围内取值均可),仿真条件设置等。LNA 单

端输出, 可用后级级联的无源混频器作为其负载进行仿真;

3.  LNA 电路数据与仿真报告(典型 corner  PVT 下)。

 

 

答疑邮箱:

edu@geehy.com

 


 

第七届中国研究生创芯大赛承办单位介绍

第七届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市,是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一,也是首批“双一流”建设高校。学校校园占地7000余亩,园内树木葱茏,碧草如茵,绿化覆盖率72%,被誉为“森林式大学”。学校师资力量雄厚,并遵循“应用领先、基础突破、协调发展”的科技发展方略,构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。

华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标,承建集成电路科学与工程和电子科学与技术两个一级学科,电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业,学院是全国同时拥有国家集成电路学院、国家集成电路产教融合创新平台、国家示范性微电子学院、国家集成电路人才培养基地、微电子学与固体电子学国家重点学科等集成电路领域五大国家级人才培养学科平台的6所高校之一。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路 ,通过人才培养、科学研究、学科建设“三位一体”,充分发挥产教融合优势,支撑和引领华中地区集成电路产业高速发展。

武汉东湖新技术开发区简称东湖高新区,又称中国光谷、简称光谷,于1988年创建成立,是中国首批国家级高新区、第二个国家自主创新示范区、中国(湖北)自由贸易试验区武汉片区,并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。 经过30多年的发展,东湖高新区综合实力和品牌影响力大幅提升,知识创造和技术创新能力提升至全国169个国家级高新区第一,成为全国10家重点建设的“世界一流高科技园区”之一。