格科微企业命题专项奖
格科微企业命题专项奖专门用于奖励选择格科微企业命题的赛队，由企业专家评出。格科微企业命题专项奖是初赛奖，入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛奖项互不冲突。
奖项设置
一等奖3支队伍，每队奖金 1 万元；
二等奖8支队伍，每队奖金 5 千元；
格科微-创芯大赛人才政策
格科微电子（上海）有限公司希望从创芯大赛获奖学生中挖掘人才，并在招聘中提供快速通道。参加创芯大赛的获奖学生，投递芯片类岗位：1. 获全国二等奖三等奖学生，可以免笔试；2. 获一等奖及以上学生，可直接进入综合面试；3. 格科专项奖等级等同全国奖对应等级待遇。
格科微赛题文档下载
https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=828908620b994074b2060e078659e214
第七届中国研究生创“芯”大赛格科微企业命题
赛题一：片上长距离高速低功耗数据传输电路设计
课题背景：
随着半导体技术的发展，芯片上集成的逻辑和存储单元数量急剧增加，这导致了对更高带宽、更低延迟和更高能效的需求。在芯片设计过程中，片上长距离数据传输对于芯片整体性能、功耗和信号完整性至关重要。高效的数据传输机制能够确保处理单元之间快速交换信息，从而提高整体芯片的处理能力。芯片全局互连及长距离高速数据传输越来越成为限制芯片速度的瓶颈之一，同时其在芯片功耗占比中也越来越高。在高速数据传输中，信号在长距离传输过程中容易受到衰减、串扰、噪声等影响，这可能导致数据错误和性能下降。因此，片上长距离数据传输是现代芯片设计中的一个关键方面，对于提高性能、降低功耗、保证信号完整性、支持高级架构等方面都至关重要。
课题内容及要求：
1. 设计一款片上长距离高速低功耗数据传输电路，完成电路及版图设计。
2. 传输距离不少于15mm，单通道传输速度不低于1Gb/s，传输功耗不高于20fJ/b/mm。
3. 自行设计互连线宽及间距，在满足速度要求前提下，等效带宽(throughput, Gb/s/um)越高越好。
4. 为统一评价，建议采用65nm工艺完成设计，互连线金属层为M2，需考虑M1及M3布线的寄生并给出互连线寄生参数信息。
5. 可采用的电源电压为1.2V，如需其它参考电压需自行设计并计入总功耗。
6. 需考虑PVT变化、电源噪声、串扰、码间干扰、时钟抖动等非理想因素并完成后仿真，采用伪随机信号输入，给出眼图等仿真数据。
评审得分点：
1. 调研与课题分析（15分）：针对课题要求进行充分调研，基于文献综述给出电路结构选择的理由。
2. 电路设计及仿真分析（40分）：电路设计符合题目要求，给出完整的设计及仿真分析报告，仿真结果（后仿真）达到各项指标要求。
3. 版图设计（10分）：满足题目要求，总面积尽量小。
4. 设计的新颖性（10分）：电路结构选择及电路设计具有创新性。
5. 指标的竞争力（10分）：综合指标具有竞争力，根据传输功耗及等效带宽进行评价。
6. 报告撰写（15分）：报告内容完整，思路清晰。
课题目标：
1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；
2.设计结果达到基本指标要求，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能能够与调研结果可比；
3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处。
评题输出：
赛题二：片上低功耗SerDes发送端电路设计与实现
课题背景：
高速接口电路是许多高集成度芯片的主要输入/输出形式，在芯片之间以几百Mbps到几十Gbps的速度传输串行数据，可以快速高效地实现芯片之间的数据通信，在图像、显示、存储等需要大规模数据交互的应用中已经成为必不可少的电路模块。完整的高速接口电路通常包括发送端、传输信道、接收端三个部分组成，三个部分需要在协议和电气特性上保证一定的一致性和匹配性。高速接口传输的实现方式是多样的，常见的包括差分输出（LVDS, CML, MIPI D-PHY），三态输出(MIPI C-PHY)，PAM4输出，不同的输出形式其电路结构和特性也存在一些差异。在图像传感器芯片应用中，高速接口电路的设计受到工艺、功耗和面积等因素的限制，同时需要考虑ESD EMI/EMC等性能可靠性问题，使得低功耗高速接口电路的设计成为产品升级过程中的一个重要技术突破点。
课题内容及要求：
1. 完成一个单lane输出的低功耗高速Serdes发送端电路的原理图和版图设计，传输形式不限，要求等效输出数据率大于等于8Gbps（TT工艺下后仿真结果），输出阻抗50Ω，要求Sdd<-1dB@Nyquist rate,Scc<0dB@Nyquist rate;
2. 使用特征尺寸40~65nm的工艺设计，电源电压1.0~1.2V，限制版图可用金属层数为M1~M4 4层金属；
3. 设计中只有一个理想时钟源（频率自定），需要设计时钟分频模块以产生发送端电路中用到的所有不同频率、不同相位的时钟信号；
4. 规定单lane的输入并行数据为8位 ；
5. 考虑接口的ESD性能， 所设计电路和版图需包含合理的ESD电路；
6. 仿真时在输出端加上2pF电容模拟PAD封装等对输出负载的影响；
7. 需要设计均衡电路（类型不限），分别给出带有信道负载模型的情况下开关均衡电路时的输出波形和功耗对比（使用提供的信道模型）；
8. 对通过信道负载模型输出的信号波形进行眼图叠加和抖动分析，说明抖动来源（输入数据给PRBS15 pattern）；
9. 给出最终设计的模块功耗分布和功耗效率（pJ/bit）。
评审得分点：
1. 完成电路及版图设计，输出完整报告；（40分）
2. 等效输出数据率大于等于8Gbps；（10分）
3. 版图绘制不超过4层金属；（10分）
4. 版图面积<30000um2，此要求针对的特征尺寸为65nm，如使用更先进工艺，要求会酌情提高；（10分）
5.功耗效率<1pj/b，此要求针对的特征尺寸为65nm，如使用更先进工艺，要求会酌情提高；（10分）
6.均衡电路的设计；（10分）
7.ESD电路的设计；（5分）
8.时钟方案的设计。（5分）
课题目标：
1. 能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；
2. 设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使功耗、面积以及速度性能综合评分能够与调研结果可比；
3. 能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处；
4. 不限输出形式（差分、三态、PAM4），不限电路架构（全速率、半速率、1/4速率），传输信道负载模型使用提供的信道模型。
信道模型下载链接
https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=d64487aeb97146be81a82d18434c63ac
评题输出：
1. 电路设计报告，包括调研分析、原理图、版图截图、功能和功耗仿真等 （原理图，版图，时钟方案选择，ESD电路，功能正确速度达到要求，均衡功能及仿真结果，带信道负载模型仿真对比）；
2. 输出眼图和抖动仿真结果与分析，以及功耗分布和功耗效率仿真结果 ；
3. 设计中的难点解决与团队合作过程心得小结。
赛题三：低噪声电荷泵设计
课题背景：
消费电子芯片中，一些模块常需要被高于电源电压的高压驱动。综合考量效率、噪声、成本等因素，相比于传统的DC-DC转换电路，电荷泵（charge pump）作为传统的升降压电源转换电路，有很大的优势。因此，电荷泵在各种消费类电子芯片中，有着广泛的应用。一般的，为了提高电荷泵的驱动能力，会设计较大的飞电容，对应飞电容的驱动电路的尺寸也会相应的增加，而驱动电路在翻转时存在很大的动态功耗，会对电源、地造成冲击，进而影响其他模块的性能，因此对电源、地的冲击较小的电荷泵设计成为急需解决的难题
课题内容及要求：
1. 完成电荷泵电路的原理图和版图设计，片内可用电容<100pF；
2. 外部可供理想时钟，频率100MHz；
3. 电荷泵输出可带负载>1mA；
4. 电源电压2.8V，输出电压可编程3V~4V，档间距0.1V；
5. 空载情况下，电荷泵静态电流<1.5mA;
6. 负载1mA情况下，电荷泵工作过程中对电源、地的动态峰峰差值电流<0.5mA；
7. 负载1mA情况下，电荷泵输出电压纹波<2mV；
8. 输出电压在3V-4V之间，电荷泵整体效率均超过60％；
9. 整体芯片面积<160,000um2；
10. 建议采用0.18um~40nm CMOS工艺，成本考虑不建议采用特殊器件（如naticve管、lvt管、MIM电容等）。
评审得分点：
1. 完成电路及版图设计，输出完整设计报告；（40分）
2. 电荷泵可带负载>1mA；（5分）
3. 空载时静态电流<1.5mA；（10分）
4. 版图面积<160,000um2 ；(5分）
5. 负载1mA情况下，输出电压纹波<2mV；(10分）
6. 输出电压在3V-4V之间，电荷泵整体效率均超过60％；（10分）
7. 负载1mA情况下，工作过程中对电源、地的动态峰峰差值电流<0.5mA；(20分）
以上仿真指标以TT工艺角后仿真结果为准
课题目标：
1. 检索文献，对比实现低噪声电荷泵电路架构的优劣；
2. 理论推导出各性能指标；
3. 搭建电路，仿真电路各项指标，并与计算值对比；
4. 绘制完整版图，进行后仿真，并与前仿指标进行对比。
评题输出：
完整的设计报告（word及PPT文档，其中，word文档为详细设计报告，PPT文档为演示报告。包括电路图截图、关键电路管子尺寸、版图截图、详细理论分析、计算结果、仿真截图、计算值仿真值对比表。）理论分析、计算结果、仿真结果能相互验证，形成强逻辑链。
赛题四：高密度、低功耗SRAM设计
课题背景：
随着图像传感器像素增长，且图像算法的逐渐丰富，对传感器片上存储的要求也越发强烈。SRAM 作为一种常见的计算机内部存储器类型，用于存储和访问数据。与动态随机存取存储器（DRAM）相比，SRAM具有更快的访问速度、较低的功耗和不需要刷新操作等优点。它被广泛应用于高速缓存、寄存器文件和其他需要快速读写访问的存储系统中。在现代图像传感器中，SRAM在整个芯片的面积和功耗等开销上逐步增加，因此提高SRAM 的密度，降低功耗变得愈发重要。在SRAM设计中，bit cell 的 尺寸受SNM等因素的制约，需利用新技术突破面积与速度等的平衡。如何设计出高密度，低功耗的SRAM是设计的难题。
课题内容及要求：
1. 设计一款 2048 words * 32bit 的同步单端口sram，单工操作，输入输出位宽为32bit，总容量64Kb，完成电路及版图设计。
2. SRAM 读写频率大于等于500M Hz。
3. Bit Cell 使用6T结构, 且所有管子（上拉P管，传输N管，下拉N管）的Idsat 均相等，偏差不超过5%。
4. 满足 -10C 到 85C ， TT FF SS SF FS 工艺角及正负10%电源波动要求
5. 满足 3sigma 的 失配下，读写功能正确
6. 建议使用特征尺寸≤65nm的CMOS工艺设计，可采用电源电压为工艺中标准数字逻辑电压，基本为1.2V或以下。
7. 版图走线限制为4层金属，即M1-M4
评审得分点：
1. 电路设计及仿真分析（30分）：SRAM设计符合题目要求，给出完整的设计及仿真分析报告，仿真结果（前仿真）达到各项指标要求。
2. 版图设计（30分）：完成版图设计，仿真结果（后仿真，包括各个corner）达到各项指标要求，如果未全部满足，酌情扣分。
3. 面积功耗表现（20分）：基于当前工艺平均水平，其功耗和面积表现出竞争力。需提供同工艺水平的相似产品对比。
4. 设计的新颖性（20分）：电路设计具有创新性，如采用读写辅助等。
课题目标：
1. 能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；
2. 设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能综合评分能够与调研结果可比；
3. 能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处。
评题输出：
1. 设计报告，包括调研分析、原理图、版图、仿真结果等。
2. 设计中的难点解决与团队合作过程心得小结。
赛题五：高PSRR低噪声RAMP设计
课题背景：
当今消费电子市场中，CMOS图像传感器被广泛应用与手机、安防与车载的摄像与视频录制中。其中像素单元完成光信号到电信号的转化，电信号经过ADC量化成数字信号后在数字域进行图像的一系列去噪算法处理。SSADC(Single Slope ADC)因其结构简单、面积小、易于复制等优势十分适合于CIS的列内并行模数转换。在SSADC中，斜坡产生电路作为比较的参考电压，它的性能优劣对整个图像的read noise和row noise性能至关重要。为此，本赛题希望用CMOS工艺实现一个高PSRR低噪声的斜坡产生电路，完成原理图的搭建、前仿真、版图绘制和后仿真工作，并完成设计报告的撰写以及相关设计心得。
课题内容及要求：
（1）设计一个斜坡发生电路，架构自定义，默认的斜率为500uV/ns（1倍），能够实现1倍、1/2倍、1/4倍、1/8倍、1/16倍的斜率倍数调节，向上或向下的斜坡均可。
（2）能够控制斜坡产生的开始和结束。
（3）设计中如需要时钟，可采用理想时钟（无需做PLL），但基准电压电流、电阻和电容必须用实际的，spice model中noise类型为typical(不允许用best)。
（4）模拟电源电压2.8V, 数字电源电压1.2，斜坡电压范围为1V，负载电容为50pF。
（5）工艺节点建议使用90nm以下。
（6）后仿需要满足的性能指标如下：
①PVT 全corner下斜坡的斜率变化 <5%(不允许每个corner单独trim)；
②INL<2LSB(无需MC仿真)；③DNL<0.03LSB(无需MC仿真)；
④ PSRR@斜坡中间点(△V=0.5V) 低频:<-60dB 中频1MHz:<-35dB；
⑤功耗<10mA；
⑥Noise@斜坡中间点(△V=0.5V)<100uV（噪声频段1Hz~1GHz）；
⑦面积<300000um2；
⑧输出达到稳定时间(7τ)<100ns。
注：1LSB=500uV，除①外其它指标仅需TT corner以及默认斜率下满足即可。
评审得分点：
（1）调研各种电路架构，给出选定架构的理由（10分）。
（2）完成电路和版图设计及仿真、斜坡基本功能无误，满足课题内容(1)~(4)的要求（30分）。
（3）各项性能指标是否满足（50分），其中满足PSRR④、noise⑥指标各得10分，满足其它项指标各得5分；如不满足指标要求，但能够分析不满足的原因，并提出合理的改善方案也可酌情加分。
（4）设计是否具有创新点（10分）。
在满足各项指标要求下，面积越小功耗越低视为更优的设计。
课题目标：
1. 能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；
2. 设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能综合评分能够与调研结果可比；
3. 能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处。
评题输出：
（1）电路设计原理图和版图以及关键的仿真结果数据。
（2）完整的设计报告。
（3）团队设计过程中存在的难点以及可分享的合作心得。
赛题六：nA级低失调轨到轨单位增益运放设计
课题背景：
消费电子设备，全面屏的普及以及终端客户对娱乐和游戏场景的越来越多的应用，使得芯片和设备的功耗越来越成为了制约消费电子使用的瓶颈。运算放大器电路是高精度模拟和混合模块设计中最重要的组件之一，其广泛用于实现积分器，微分器，信号缓冲，采样保持电路，模拟信号处理等电路中。而运放的关键参数包括，共模抑制比，输出摆幅，增益，摆率，输入共模范围，电源抑制比，功耗，噪声谱密度，输入输出阻抗等，根据具体应用和设计，考虑到集成电路中实现的运放的一些非理想特性，设计者们会做一定的权衡设计tradeoff。因此，为了追求实现极低功耗，长时间续航的同时，实现宽范围动态响应成为了新的设计挑战。nA级低失调轨到轨输入输出的运放设计成为急需解决的难题。
课题内容及要求：
1. 基于CMOS工艺，完成nA级低失调Rail-to-Rail单位增益运放电路的电路设计和版图设计；包含所有工艺角（TT，FF，SS，SF，FS），温度-40~85℃及电源电压5.2-5.5V 后仿真结果；
2. 输入/输出电压范围0.1V~5.1V；增益>80dB, 相位裕度>45度, 静态功耗<100nA （不包含实现第3条内容的功耗）。
3. 低失调offset<1mV （3sigma);
4. 输入幅度0.2-5.0V-0.2跳变时，输出电容上的电压，上升时间Tr（1%-99%）和Tf下降时间（99%-1%）都<3us。
5. 以上1-4，运放的输出到地的负载模型= 输出电阻R串联输出电容C连接到地；其中R=10K，C=50pF。
评审得分点：
1. 完成课题内容及要求1得20分；
2. 完成课题内容及要求2得30分；
3. 完成课题内容及要求3得分10分；
4. 完成课题内容及要求4得分10分；
5. 同时完成1,2,3,4指标前提下，功耗最低+5分，面积最优+5分；
6. 架构创新+10分，电路创新+10分，总分100分。
7. 未完成版图，总分-10分；指标3仅通过增加输入对管面积来实现的，总分-10分。
课题目标：
1.检索文献，对比实现nA级低失调Rail-to-Rail单位增益运放电路可行方案架构；(可选但不限于classAB架构）
2.理论分析出达成课题指标的关键因素；
3.搭建电路，仿真迭代电路各项指标，并与分析计算值对比。
4.绘制完整版图，进行后仿真，并与前仿指标进行对比；
评题输出：
1.完整的设计报告，包括电路图截图、版图截图、详细理论分析、计算结果、仿真截图、计算值仿真值对比表。
2.各工艺角下的管子工作状态(包含VGS/VDS/VTH/饱和/线性/亚阈值区等信息)的文档。
赛题七：低温漂片上时钟基准的设计
课题背景：
时钟基准是电子设备中的核心组件，其作用是产生稳定的频率信号，为系统提供精确的参考时钟。时钟基准按集成方式，可分为片外和片上两种。片外时钟基准一般是指晶体振荡器，通过外部连接与芯片进行通信，优点是精度和稳定性高，但缺点在于频率固定，功耗高以及面积大，在一定程度上提高了系统的整体成本。片上时钟基准通常由振荡器实现，关注的指标包括功耗、面积、频率、温漂等，其中温漂是一个关键的考量，体现了基准的频率稳定性，如何在保证其他指标的同时，尽可能实现低温漂，是片上时钟基准的一个重要的研究方向。
课题内容及要求：
1. 完成一个片上时钟基准的电路和版图设计，要求:
（以下结果均为后仿真，MOS corner=TT/SS/FF/SF/FS，RES corner=TT，CAP corner=TT）：
2. 电源纹波对频率的影响不做定量要求，越小越好
3. 基于CMOS工艺，特征尺寸和电压不限，非LC结构（考虑产品成本和工艺兼容性）
4. 电路可以是纯模拟或者数模混合电路，无片外电容电感。
评审得分点：
总分100分：
1. 完成课题调研与课题分析，电路架构选择，得10分。
2. 完成电路设计及仿真，文档清晰并突出创新，得30分；满足A+5分，满足BC各+10分。
3. 版图设计满足D得5分。
4. 温漂最优+10分，功耗最低+5分，面积最小+5分。
5. 电路架构创新+1~10分。
课题目标：
1. 检索文献，对比实现片上晶振可行方案，加入产品和工程化的考量；
2. 理论分析出达成课题指标的关键因素，提出可行的创新点；
3. 搭建电路，仿真迭代电路各项指标，并与分析计算值对比。
4. 绘制完整版图，进行后仿真，并与前仿指标进行对比；
评题输出：
完整的设计报告，包括电路图截图、版图截图、详细理论分析、计算结果、仿真截图、与现有文献对比表等；
如果有数字模块，需附上数字代码；
如果有参考文献，需附上参考文献列表。
