概伦电子赛题专项奖设置:

概伦电子赛题专项奖专门用于奖励选择概伦电子赛题的获奖赛队。概伦电子专项奖是初赛奖，参赛赛队可同时参加大赛执行委员会组织的其他大赛奖项的评审和获奖。

• 一等奖2队，每队奖金1万元
• 二等奖6队，每队奖金0.5万元

概伦电子-创芯大赛人才招聘政策：

概伦电子公司鼓励和支持技术部门从创芯大赛获奖学生中挖掘人才。在校招过程中，本次创芯大赛获奖学生可以跳过笔试，直接进入面试环节，概伦电子公司将优先为获奖学生提供岗位实习的机会。

概伦电子赛题文档下载链接：

https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=dee0d903cd8d4430b330146298b9f5a5

概伦电子软件申请表下载链接：

https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ebcbb7a197a14b9bb0aa9142f3309a91

概伦电子软件工具申请软件的条件及软件发放方式如下：

1、队伍需要报名概伦电子赛题

2、软件申请表文件作为附件，通过学校官方后缀邮箱发送至chenld@primarius-tech.com并抄送439905053@qq.com

3、邮件命名规则：创芯大赛概伦电子赛题XXX -学校-队伍名称

4、完成以上两个条件的报名队伍，概伦电子将在审核确认后每周三及周五发放软件及账号

5、因软件账号需要自行注册，请加入概伦电子企业命题交流群，以便获取更多概伦电子最新通知。加群方式详见大赛官网概伦电子赛题页面

6、若有其它疑问请联系秘书处微信cpicic-ctri

概伦电子全定制电路设计平台NanoDesigner介绍

概伦电子全定制电路设计平台NanoDesigner为客户提供一个灵活、可扩展的存储和模拟/混合信号IC设计平台，支持原理图设计、智能化版图编辑、交互式物理验证以及电路设计优化。该产品界面直观、易操作，无缝集成概伦电子的电路仿真NanoSpice系列引擎、良率导向设计平台NanoYield、大容量波形查看器NanoWave与其它SPICE仿真器，全面兼容Open Access数据库等业界标准文件、各类标准工具接口，还支持强大的电路查看、编辑、自动连接等功能选项，真正做到整合原理图与版图设计、电路仿真与分析、物理验证与设计自动化于一体， 为以各类存储器电路、模拟电路等为代表的定制类芯片设计提供完整的EDA全流程，从而极大地提升设计效率。

赛题一：数字capless LDO的设计

设计描述

请使用概伦电子提供的电路/版图设计工具NanoDesigner，spice仿真工具NanoSpice, 以及数字逻辑仿真工具VeriSim, 基于概伦电子提供的PDK(PDK会随软件包上传至云，仅可使用该PDK所提供器件)，设计一个数字capless LDO。要求该LDO的输出电压0.8~1.5V可调（step=0.1V），负载大于5mA, 纹波小于10mV, 过冲<0.2V,响应时间<5μs,电源电压范围为 1.8V~3.6V，不可使用外接电容，片上电容最大可用到200pF,有一个100MHz外部时钟可用，同时有一个片外1.2V基准电压可用。

任务1、给出所设计数字capless LDO 的top level 框架图。阐述该LDO各组成模块的基本功能和工作原理。完成所设计数字capless LDO 的模拟部分电路图，解释模拟部分的工作原理，并逐一解释所选用的器件及器件参数的设定；完成所设计数字capless LDO 的数字部分的详细算法流程图，并用verilog实现。

任务2、完成所设计数字capless LDO的电路仿真工作,包括模拟电路仿真，数字电路仿真，以及混合仿真结果，给出仿真的testbench， 以及Typical PVT (TT/3.3V/25℃) 下的仿真结果，包括输出电压范围，纹波，响应时间，过冲，功耗，电流效率等，并估算模块面积，给出设计报告。

任务3、完成各PVT corner (P: SS/TT/FF, V: 3.6V/3.3V/2.5V/1.8V, T:125℃/25℃/-40℃) 下的仿真工作。给出包括输出电压范围，纹波，响应时间，过冲，功耗，电流效率等的关键参数。

评分细则描述：

1. 完成数字capless LDO 的top level 框架图，解释该LDO各组成模块的基本功能和工作原理。（10分）
2. 完成数字capless LDO的模拟部分电路设计，能合理解释各模块电路的基本功能和工作原理，各器件的选择以及器件参数的设定合理。（10分） 
3. 完成数字capless LDO的数字部分算法设计，用verilog实现并成功验证。（10分） 
4. Testbench搭建及模拟数字混合仿真结果基本正确，在typical PVT(TT/3.3V/25℃)下LDO输出符合要求，其他参数，包括估算模块面积，line regulation, load regulation都在合理范围。（15分）
5. 各PVT下LDO输出纹波尽可能小：评分标准可参照以下要求。 （10分）
   1. > 15mV       1~3分
   2. 10mV~15mV    3~5分
   3. 5~10mV       5~8分
   4. <5mV         8~10分
6. 各PVT corner下的仿真静态电流尽可能小（负载=0mA），评分标准可参照以下要求。 （10分）
   1. > 20μA      1~3分
   2. 10μA~20μA   3~5分
   3. 5μA~10μA   5~8分
   4. <5μA       8~10分
7. 各PVT corner下的满负载电流效率尽可能大（负载=5mA），评分标准可参照以下要求。 （10分）
   1. < 80%      1~3分
   2. 80%~90%    3~5分
   3. 90%~95%    5~8分
   4. >95%       8~10分
8. 各PVT corner下，从0负载跳变到满负载，以及满负载跳变到零负载的过冲尽可能小（负载=5mA，输出电压0.8V/1.0V/1.2V/1.5V），评分标准可参照以下要求。 （10分）
   1. > 0.4V       1~3分
   2. 0.2V~0.4V    3~5分
   3. 0.1V~0.2V    5~8分
   4. <0.1V        8~10分
9. 有明显结构创新，算法创新或电路创新的设计，该项可以获得高分。 （15分）

概伦电子建模软件MeQLab介绍

MeQLab是一款灵活的跨平台建模软件，为器件模型提取提供了完整的解决方案：从S参数测试，大、小信号建模，QA到建模报告自动生成，满足全流程建模应用。该软件支持全面的Compact模型如FinFET、GAN ASM-HEMT，子电路模型, Verilog-A模型, 以及基于子电路的BSIM模型衍生的高压模型的提取。MeQLab内置NanoSpice仿真器，同时支持链接外部仿真器（如HSPICE、Spectre等)，且支持多仿真器的并行仿真验证。该软件集成了丰富的射频建模应用模板，同时开放脚本编程环境，支持灵活的用户自定义设置如去嵌程序、模型自动提参流程设计、大信号仿真数据处理，满足硅基或者化合物工艺器件建模应用。

赛题二 器件建模题A

描述及要求

使用概伦电子的建模软件MeQLab完成HBT器件的直流，大、小信号特性建模。HBT器件不限定类型，可以是III-V族或者GeSi HBT，同时提供“自选数据(实测或TCAD仿真数据)+自选模型”和“参考数据（IV/Spar）+参考模型”2类选项。

任务1、任选一类HBT结构，简述其器件工作机理、结构设计优化思路和工艺制备流程，并指出其相对于硅基工艺制备的普通BJT的优势。（20分）

• 器件工作机理 （5分）
• 结构设计优化思路（5分）
• 工艺制备流程（5分）
• 对比普通Si BJT的优势（5分）

任务2、基于选定的HBT器件类型给出模型的等效拓扑结构，选择“参考数据+参考模型”或“自选数据+自选模型”在MeQLab建模平台完成从DC到RF小信号模型参数的提取。（55分）

• 给出并解析模型的拓扑结构，结合所选模型简评主流HBT模型分类及优缺点 （15分）
• 给出DC提参流程并完成相关参数提取（15分）
• 给出小信号提参流程并完成相关参数提取（15分）
• 模型拟合精度（10分）

任务3、完成大信号模型验证（谐波仿真,Pout/PAE vs Pin等）（15分）

任务4、给出本次建模报告和模型文件，并进行综合性小结。（10分）

任务5、（可选加分项，可累加）

• 设计应用电路完成模型验证 （+10分）
• 自建模型（+10分）
• 用实测大信号数据（自选数据选项）进行模型验证（+10分）

赛题三 器件建模题B

描述及要求

使用概伦电子的建模软件MeQLab完成下列任务

针对某一器件，完成器件结构和工艺流程解析、建模、参数提取及拟合精度分析。不限定器件类型、制备工艺，例如可以是MOSFET、BJT、diode等器件。

1. 绘制并给出该款器件的结构剖面图及完整的制备工艺流程，给出该款器件的关键电性能指标并分析器件用途。（20分）
2. 给出通过仿真或实测达到的该器件关键电性能值，明确说明是仿真值还是测量值。详细叙述影响该器件性能的物理效应，以及在器件模型中这些物理效应的表征方式，要求至少给出三个器件物理效应，且针对该器件，物理效应考虑越详尽，得分越高。（30分）
3. 给出该款器件的器件模型，并详细叙述模型参数的提取流程。参赛队伍自建模型、加入大信号模型验证都将获得加分。（30分）
4. 给出该款器件模型文件及拟合误差报告。注：模型拟合精度越高，得分越高。（20分）

第七届中国研究生创芯大赛承办单位介绍

第七届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。

华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，学院是全国同时拥有国家集成电路学院、国家集成电路产教融合创新平台、国家示范性微电子学院、国家集成电路人才培养基地、微电子学与固体电子学国家重点学科等集成电路领域五大国家级人才培养学科平台的6所高校之一。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路 ，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。

武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。 经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。