“中国光谷·华为杯”第六届中国研究生创“芯”大赛初赛评审工作自启动以来，受到来自高校、企业等各界人士广泛关注。本届大赛共有889支队伍报名，经过大赛专家评审组围绕“先进性、创新性、展示效果与应用价值”四个维度的严格评审及复议重审工作，共有171支队伍进入决赛，入围名单详见下表。（按照学校单位代码排序）序号学校队伍1北京工业大学老刘说得队V2.0.12北京工业大学老刘说得队V2.0.23北京理工大学灵犀慧眼4天津大学零功耗起振队5天津大学芯光未来6太原理工大学齐芯合力7大连理工大学芯学小生8大连理工大学戮力同芯9上海交通大学SLS队10上海交通大学别急11上海交通大学闪电鞭队12上海交通大学虹派13上海电力大学悦目阳光队14华东师范大学芯光万丈15华东师范大学芯潮逐浪16华东师范大学芯也无垠17华东师范大学消灭非线性18华东师范大学芯之所向19华东师范大学浅浅试下对不队20南京大学芯享大队21南京大学FEC_Debuger22南京大学南中艾卡斯队23东南大学SOC泥头车24东南大学ImpossibleGameButTry（IGBT）25东南大学吟啸且徐行26南京信息工程大学镭射芯探27浙江大学想要成为ChipStar队28浙江大学深藏blue队队队29浙江大学芯诚则灵30浙江大学COER-Pioneer31浙江大学电出精彩队32浙江大学社会主义核心价值观很队33浙江大学三电练习生34浙江大学GHz芯动35杭州电子科技大学快乐星球队36杭州电子科技大学奔跑队37温州大学芯系天下38温州大学啊对对对39安徽大学伴我熊芯40安徽大学住在深海的大菠萝里41中国科学技术大学iEDA-iPower42合肥工业大学芯旷神仪43厦门大学海蓝光芯44厦门大学南征北战45济南大学一“芯”同体46郑州大学ZZU_MIX_SIGNAL_IC_LAB_B47武汉大学spicemonkey48武汉大学中芯导航2.049武汉大学芯胞队50华中科技大学ISMD51华中科技大学智能科学计算队52华中科技大学量子芯盾53华中科技大学集帅与集美队54华中科技大学芯光点点55华中科技大学专芯致志56华中科技大学前途光明57华中科技大学一维红外58华中科技大学铌酸锂就是最棒的！59华中科技大学迈慕斯芯队60华中科技大学微震天61华中科技大学大角牛队62华中科技大学动镜驭光63华中科技大学Selector64华中科技大学芯影视达65华中科技大学煎蛋队66华中科技大学芯星星67华中科技大学长月芯明68华中科技大学摸鱼小分队69武汉工程大学主要看颜值队70武汉理工大学Wut-Ceda71华中师范大学大福“芯”72华中师范大学ValentineCCNU73湘潭大学美少女团队74湖南大学芯系未来75湖南大学吃鱼小队76湖南大学22977中山大学模集学习小组78华南理工大学华工芯青年79深圳大学505小分队80深圳大学搬砖小队81西南交通大学我是布局侠82电子科技大学芯目智踪83电子科技大学医心84电子科技大学高性能模拟设计小组85电子科技大学CHIPGPT86电子科技大学ICer87电子科技大学attractor88电子科技大学芯人89电子科技大学上进的“芯”90电子科技大学势在必“星”91电子科技大学清龙七对92电子科技大学温暖传递小队93电子科技大学非线性小组94电子科技大学感觉不太队95电子科技大学空降龙门阵96电子科技大学谁赞成谁反队97电子科技大学LNAhub98西安交通大学芯光队99西安交通大学SAR研究小组100西安交通大学芯系中华101西安交通大学花开富贵102西安交通大学大王叫我来巡山103西北工业大学艺术家们都秃头104西北工业大学微能永乾105西北工业大学芯芯相“熙”106西安电子科技大学IC芯青年107西安电子科技大学芯意相通108西安电子科技大学小旋风109西安电子科技大学电表倒转110西安电子科技大学芯想事成队111西安电子科技大学模拟抢险队112西安电子科技大学“芯”灵驿站113西安电子科技大学芯情还行114西安电子科技大学笔芯115西安电子科技大学芯之锁相116西安电子科技大学芯玥之光117西安电子科技大学淡泊名利小分队118西安电子科技大学暗藏玄只因119西安电子科技大学射频收发小分队120西安电子科技大学芯年快乐121西安电子科技大学芯通未来122西安电子科技大学流水线芯青年123西安电子科技大学别出芯裁124西安电子科技大学模数大师125西安电子科技大学芯城科技126西安电子科技大学芯闻联播127西安电子科技大学为了甘雨小姐128西安电子科技大学极零队129西安电子科技大学芯成则灵130西安电子科技大学芯晨131西安电子科技大学紫极魔瞳132西安电子科技大学刘丁赫和他的朋友们133西安电子科技大学普罗米修斯队134西安电子科技大学芯芯向融135西安电子科技大学芯声136西安电子科技大学功率集成小分队137西安电子科技大学丝绸之路芯起点138西安电子科技大学3H小分队139西安电子科技大学GaN微波SBD小分队140西安电子科技大学镓源动力141西安电子科技大学记忆之门队142西安电子科技大学好好学习小分队143西安电子科技大学芯潮澎湃144西安电子科技大学红芯闪闪145西安电子科技大学模拟对对队146西安电子科技大学芯青年147西安电子科技大学广告位招租148西安电子科技大学老科广研队149西安电子科技大学单粒子forever150西安电子科技大学毅鸣惊人151西安电子科技大学芯中有爱152西安电子科技大学金盆洗手153西安电子科技大学爆破小队154西安电子科技大学VCO小分队155西安电子科技大学LiDAR小分队156西安工业大学绿色存储小分队157长安大学这个队伍泰酷辣158兰州大学最强陪跑2.0159宁波大学芯平气和160宁波大学芯轻年161宁波大学柔纳最强队162重庆理工大学星辰大海163西安邮电大学“科慕芯”人工智能团队164广东工业大学ReShaker165广东工业大学666166广东工业大学星星167广东工业大学代打螺丝168上海科技大学脑机接口169中国科学院大学按时毕业队170中国科学院大学我们做的都队171澳门大学301寺

第六届大赛PPT模版点击链接下载https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=885a001e3ef742d8b7008d440295df64第六届大赛成果清单Excel模版点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=89e255c29cc84acaacd912c9f6fba94d"中国光谷·华为杯"第六届中国研究生创"芯"大赛参赛邀请函点击链接下载https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=17f364692fc4464598c0c7f76653d290"中国光谷·华为杯"第六届中国研究生创"芯"大赛参赛说明点击链接下载https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=2eba42daaf7545a5aeca5e00e3199a85第六届赛事PPT介绍腾讯微云https://share.weiyun.com/qAcg0KPe第六届大赛宣传海报(PDF格式，CMYK印刷颜色）腾讯微云https://share.weiyun.com/ZzK8uFci第六届大赛宣传海报(JPG图片）腾讯微云https://share.weiyun.com/TzAUldNb第六届大赛主视觉腾讯微云https://share.weiyun.com/X0coNNEx创芯大赛logo标识点击链接https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=271de6f34c5f433aabcc123cb3c668b0如有其它需求可联系秘书处微信：cpicic-ctri第六届中国研究生创芯大赛承办单位介绍第六届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，先后获批国家集成电路人才培养基地、国家示范性微电子学院、国家集成电路产教融合创新平台。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。

“中国光谷华为杯”第六届中国研究生创“芯”大赛参赛说明一、时间及地点报名启动时间：2023年3月30日报名截止时间：2023年6月18日初赛作品提交截止时间：2023年6月25日决赛时间：2023年8月1日-8月5日决赛地点：华中科技大学二、参赛办法1.中国大陆、港澳台地区在读研究生（硕士生和博士生，含留学生）和已获得研究生入学资格的大四本科生（需提供学校保研、录取证明）及国外高校在读研究生均可参赛。2.以参赛队为基本报名单位，每个参赛队由两至三名学生组成。每个参赛队可选指导教师一名或两名，设置队长一名。每位指导教师至多指导三个参赛队，每位参赛队员只能加入一个参赛队。3.大赛官网：https://cpipc.acge.org.cn/cw/hp/10。参赛队在大赛官网上注册、完善报名信息、组队。参赛队所在研究生培养单位进行资格审核后，参赛队在官网上提交参赛作品。4.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。对于选择企业公开命题的参赛队，其作品将由企业进行评审。企业公开命题的要求详见官网。5.报名截止日期为6月18日，作品上传截止日期为6月25日。三、作品要求1.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。自主命题参赛作品面向集成电路设计方向、半导体器件与工艺方向、光电子芯片与器件方向、EDA算法与工具设计方向，可以结合研究课题，提交相关的创意、创新或创业作品，具体方向与细分领域如下：集成电路设计方向细分领域：模拟、数据转换器、数字系统与电路、图像MEMS医疗显示等接口、机器学习与人工智能、存储、电源管理、射频技术与无线系统、有线传输、前沿领域与交叉学科。半导体器件与工艺方向细分领域：先进逻辑器件、新兴电子器件、存储器、射频器件、功率器件、传感器、MEMS及生物电子器件。光电子芯片与器件方向细分领域：光子芯片光电融合芯片异质异构光电芯片与器件集成光电子器件及应用EDA算法与工具设计方向不再进行领域细分。对于选择企业命题的参赛队，其作品将由企业进行评审，企业命题的要求及奖项设置详见官网。2.自主命题参赛作品所属细分领域可以是一到两个，参赛队认为作品涉及除报名题目外的其他领域，可在作品提交时具体标注。企业命题参赛队可报名多个企业命题，针对不同赛题提交不同作品。3.参赛作品为带语音讲解的PPT和附件。附件包括但不限于参赛团队照片、必要的技术文档、样机照片等。创“芯”大赛不要求参赛队伍提交实物。4.PPT是初赛评审的主要依据，包括但不限于应用背景、设计原理、创新创意、功能/性能演示等内容，PPT必须提前录制语音讲解，并可以动画、视频等形式展示，播放时间不超过8分钟。5.参赛团队照片2张，其中全体成员（包括指导教师）合影1张，全体成员在参赛单位标志物前合影1张，单个图片大小不超过2MB。6.将PPT和附件打包在一个文件夹中并压缩，命名为“参赛单位-参赛队-作品名称-细分领域1（必选）-细分领域2（可选）”并提交至大赛官网。7.参赛队伍需将作品成果按照大赛规定的格式提供成果表格（包括：论文、专利、学术奖项），如参赛队伍所提交成果中含有他人成果（三位参赛队员名字均不在作者名单中），即视为审查不通过，按0分记。成果为学术性成果或者奖励，学生参与的项目不能算做成果。成果清单模板下载：http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=89e255c29cc84acaacd912c9f6fba94d8、曾在往届创“芯”大赛中获得过二等奖及以上奖项的队伍，需在作品文件中标明获奖成果与获奖后新完成的工作。参赛队伍在其他赛事上获奖的队伍也需标注所获奖项。9.参赛作品的知识产权归属于参赛队伍所有，鉴于创“芯”大赛作品的特点，需要保密的内容不得在作品设计PPT和附件中体现。10.自主命题不限制参赛作品所使用工具的品牌，型号和版本，由参赛队自行选择，所使用软硬件工具的品牌不影响竞赛成绩。四、评审办法1.创“芯”大赛分为两级评审：初赛评审和决赛评审。初赛评审采用网络或会议评审的方式进行。决赛为现场赛，采用答题、答辩及竞演相结合的方式进行。2.初赛评审方式不要求参赛队员到达评审现场，评委通过参赛作品的电子文档进行评审。如有需要，评委可要求参赛队员通过QQ、微信等通讯工具进行视频、语音远程答辩，以求对参赛队和参赛作品充分了解，做出合理的评审决定。3.创“芯”大赛决赛包括三个环节：答题、答辩、竞演。4.答题环节。该环节由基础题及上机设计两部分组成。参赛队的每位成员须独立完成基础题，其平均分作为参赛队的基础题成绩；上机设计题分为集成电路设计类、半导体器件与工艺类、光电子芯片与器件类及EDA算法与工具设计类，具体题目设置详见决赛通知，参赛队任选其中一个方向并集体完成。此环节的综合成绩排名前50名的参赛队伍晋级答辩环节，其他参赛队伍不参加答辩环节。5.答辩环节。所有晋级的参赛队参加答辩环节，答辩内容为初赛阶段提交的参赛作品的现场演讲，并回答评委的提问。选取前15个队伍参加竞演环节。6.竞演环节：每个参赛队进行路演，并回答评委问题，由评委及现场观众共同打分，得出最终名次。前3名为本届创“芯”之星荣誉的获得者。五、奖项设置和奖励办法1.创“芯”大赛决赛设团队一等奖、二等奖、三等奖，优秀指导教师奖，优秀组织单位等奖项。2.团队一等奖15名，前三名队伍获得“创芯之星”荣誉称号，奖金5万元，获奖证书、奖杯，其余队伍获得奖金2万元，获奖证书；团队二等奖35名，奖金8千元，获奖证书；团队三等奖若干名，获奖证书；最佳指导教师奖若干名，获奖证书；优秀组织单位若干名，获奖证书；3.企业命题具体内容及专项奖信息见竞赛官方网站。4.决赛各个奖项均获得由组委会统一颁发荣誉证书。六、其他1.决赛期间，参赛队餐费、住宿费由组委会负责，差旅费等其它费用自理。2.不能组队参加本届竞赛的单位可以派员进行观摩，每个单位可派1-2名代表，观摩人员交通费和住宿费用自理，承办单位将提供有关方便。具体观摩方案请关注后续通知。3.进入决赛的参赛队必须自带电脑（及网线转接口）。决赛现场将为每个参赛队伍提供3个标准有线网络接口，可连接至大赛服务器。大赛服务器所需接口软件及服务器内安装的软件列表将于决赛前提供，请关注后续通知。4.根据疫情防控情况和教育部有关要求，结合大赛评审的实际需要，部分赛事时间节点可能会产生变化，具体时间调整另行通知，相关事宜详见大赛官方网站。5.大赛解释权归大赛组委会。七、大赛组委会联系方式秘书处联系人：张逸轩联系电话：0592-5776165；17606905288邮件地址：cpicic@163.com单位：清华海峡研究院承办单位联系人：朱玉玲联系电话：027-87792600；15271921849邮箱：zhuyuling@hust.edu.cn单位：华中科技大学第六届中国研究生创芯大赛承办单位介绍第六届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，先后获批国家集成电路人才培养基地、国家示范性微电子学院、国家集成电路产教融合创新平台。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。

格科微企业命题专项奖格科微企业命题专项奖专门用于奖励选择格科微企业命题的赛队，由企业专家评出。格科微企业命题专项奖是初赛奖，入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛奖项互不冲突。奖项设置一等奖赛队2支，每队奖金1万元；二等奖赛队6支，每队奖金5千元；格科微-创芯大赛人才政策格科微电子（上海）有限公司希望从创芯大赛获奖学生中挖掘人才，并在招聘中提供快速通道。参加创芯大赛的获奖学生，投递芯片类岗位：1.获全国二等奖三等奖学生，可以免笔试；2.获一等奖及以上学生，可直接进入综合面试；3.格科专项奖等级等同全国奖对应等级待遇。赛题文档下载链接https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ee69e49412e44ee597f01b6a49fdea89格科微专家讲解赛题视频【2023年中国研究生创“芯”大赛-格科微企业命题讲解】https://www.bilibili.com/video/BV13m4y1z7fJ/?share_source=copy_web&vd_source=731983d24066c046753f8a80d7ad6bd5赛题一：应用于CMOS图像传感器的多通道高精度ADC电路设计课题背景：在安防监控、物联网、自动驾驶等应用场景下，为实现多种信息和信号的采集，各类传感器得到广泛的使用。其中，CMOS图像传感器（CMOSImageSensor，CIS）作为获取环境图像信息的核心元件被广泛使用。而在CIS系统中，模数转换器（Analog-to-DigitalConverter，ADC）是对图像信号处理的重要电路模块，对系统性能起到了决定性作用。在ADC结构上，CIS通常要求在一行像素的读出时间内完成当前行所有像素的量化，为实现速度和功耗的折衷，目前广泛采用列并行的多通道ADC结构，这对ADC的面积有较为严格的限制。另一方面，传感器广泛应用在采用电池供电的移动设备中，部分应用还要求传感器长期处于工作状态（always-on），这对芯片功耗也提出了严格的要求。随着目前各类应用场景对获取图像动态范围更高的需求，CIS中ADC的精度要求也不断提高，而如何在面积和功耗有较为严格的限制下实现高精度ADC是目前的设计挑战。课题内容及要求：1.设计一款支持1000个通道数据处理的多通道高精度ADC（阵列），完成电路及版图设计；2.所有通道的输入均为低频电压信号（在转换时间内可近似为直流信号），电压变化范围为1V，处于1V~2V之间；3.ADC精度要求为14bit,1000通道总功耗不大于100mW，转换时间不大于2.5μs；4.假定信号为Y方向输入，则ADC主体电路版图在X方向总长度≤3000μm（单通道≤3μm），Y方向长度不限，但越小越好；5.建议使用特征尺寸≤65nm的工艺设计，可采用电源电压为2.8V/1.8V/1.2V。评审得分点：1.调研与课题分析（10分）：针对课题要求进行充分调研，给出ADC结构选择的理由；2.电路设计及仿真分析（40分）：ADC设计符合题目要求，给出完整的设计及仿真分析报告，仿真结果（后仿真）达到各项指标要求；3.版图设计（10分）：满足题目要求，总面积尽量小；4.多通道性能表现（20分）：针对通道之间的数据一致性及串扰进行仿真分析；5.设计的新颖性（10分）：ADC结构选择及电路设计具有创新性；6.指标的竞争力（10分）：ADC综合指标具有竞争力，根据FoM进行评估。课题目标：1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处。课题输出：1.设计报告，包括调研分析、原理图、版图、仿真结果等；2.设计中的难点解决与团队合作过程心得小结。赛题二：片上高速环振锁相环设计与实现课题背景：锁相环(PLL)是一种反馈控制电路，其工作特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位，在通信系统、数据存储、数据传输等应用中都是必不可少的电路模块。根据其振荡器的类型，锁相环可以分为环形振荡器PLL和LC振荡器PLL。由于两种锁相环的结构和性能差异，环振PLL常被用于较低频率的信号处理和传输，而LCPLL则常被用于较高频率的射频通信中，经验上认为环振PLL在较高频率时其噪声性能会越来越差。在图像传感器芯片应用中，考虑到工作频率、设计工艺、功耗和面积等因素，通常都是选择环振PLL。然而随着高像素产品不断升级，对芯片中PLL的工作频率和抖动要求都是越来越高，因此，设计高性能的片上高速环振锁相环成为产品应用升级中必须要解决的难题。课题内容及要求：1.完成一个完整的环振PLL电路原理图和版图设计，要求PLL输出频率覆盖范围包含2.5GHz~5GHz（TT工艺下后仿真结果）;2.建议使用特征尺寸≤65nm的工艺设计，可以是纯模拟或者数模混合电路，电路架构不限，限制输入参考频率≤24Mhz；3.给出PLL工作在4GHz时控制电压的锁定过程曲线以及输出信号的波形（后仿真结果）；4.给出PLL工作在4GHz时的抖动或者相位噪声分析和仿真结果，提出并应用可行的相位噪声（抖动）优化方案；5.给出PLL电源叠加1MHz40mVVp-p正弦波噪声下的输出信号眼图，分析和仿真电源噪声对PLL抖动的影响，提出并应用可行的电源噪声抑制方案。评审得分点：1.同等设计平台及相近的环路参数下，版图面积越小越好，功耗越小越好（限制PLL工作在4GHz时总功耗不能高于25mW）；2.环路锁定时间25us以内，输出波形为稳定的方波信号；3.关键频偏处的输出相噪越小越好，或者输出信号的抖动越小越好，对电源地的噪声抑制越大越好（限制不加电源噪声时输出RMSJitter不能高于15ps@4GHz，相位噪声以此抖动标准折算）；4.设计中出现有效的突出创新点可加分，若设计工艺条件有限制，可适当降低PLL工作频率要求，但相应的得分会做对应的降低。课题目标：1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，可以与实验室固有研究课题相结合，使面积、功耗以及噪声性能综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处；4.不局限于典型的基于电荷泵的Ⅱ型PLL架构，可以自由发挥，符合课题内容及要求即可。课题输出：1.PLL电路设计报告，包括调研和建模分析过程、原理图、版图截图、功能和功耗仿真结果等，如果有数字模块，需要附上数字代码（60%：建模分析10%，原理图15%，版图20%，功能正确频率达到要求15%）2.相位噪声或抖动仿真和分析结果，电源噪声的影响仿真和分析结果，以及对应的优化方案；（30%）3.设计中的难点解决与团队合作过程心得小结（10%）赛题三：片上高一致性温度传感器的设计与实现课题背景：温度传感器(temperaturesensor)是一种能感应温度，把温度转换成数字输出信号的传感器。随着芯片集成度越来越高，片上系统和应用环境越来越复杂，芯片的工作温度不再单一和可预知。为了确保芯片一直工作在最佳状态，必须实时监测芯片的工作温度，对关键参数进行实时调整。所以，在芯片上集成温度传感器成为一个重要的发展趋势。由于受到实际制造和芯片工作电压的影响，芯片和芯片之间存在差异，也就是说对于同一温度，温度传感器转换成的数字码不一致，这会导致关键参数调整存在偏差，芯片性能变差，所以如何修正温度传感器芯片和芯片之间的偏差也成为一个重要的研究课题。课题内容及要求：1.完成一个完整的温度传感器原理图和版图设计，要求：（1）温度测试范围-40~120℃；（2）最终输出为与温度对应的数字码;（3）蒙特卡洛（Montecarlo）仿真3σ≤0.5℃；（4）总功耗≤1mW；2.建议使用特征尺寸≤65nm的工艺设计，温度传感器的架构不限，可以是纯模拟或者数模混合电路；3.设计过程中需要包含调研、仿真建模分析、理论计算分析、电路原理图和版图绘制、后仿真分析等，并最终体现在设计报告中。评审得分点：1.完成电路设计，typical仿真温度转换精度达到0.5℃；（20分）2.完成版图设计，typical仿真温度转换精度达到0.5℃；（20分）3.提出校准方案，完成校准模块设计；（20分）4.蒙特卡洛（Montecarlo）仿真3σ≤0.5℃（20分）5.其他（20分）（1）设计中出现有效的突出创新点（2）满足设计的条件情况下，面积和功耗同比占优的（3）满足Montecarlo仿真要求，校准电路自动化程度同比占优的课题目标：1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及精度等综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处；课题输出：1.设计报告，包括建模分析过程、原理图、版图截图、仿真结果等，如果有数字模块，需要附上数字代码2.给出电路的蒙特卡洛（Montecarlo）仿真结果，如有校准电路，给出校准前后的蒙特卡洛（Montecarlo）仿真对比结果3.设计中的难点解决与团队合作过程心得小结赛题四：快速稳定、低纹波稳压电路设计课题背景：消费电子芯片中，一些模块常需要被高于电源电压的高压驱动。综合考量效率、噪声、成本等因素，相比于传统的DC-DC转换电路，电荷泵（chargepump）作为传统的升降压电源转换电路，有很大的优势。因此，电荷泵在各种消费类电子芯片中，有着广泛的应用。一般地，电荷泵作为芯片内部模块电源，当负载跳变的时传统的稳压电荷泵的输出电压会有较大的抖动，且恢复时间跟工作的时钟频率有关，提高时钟频率会减小恢复时间，但是势必会增加系统的功耗；另一方面，与DC-DC开关电源类似，开关电源的噪声会降低具体的负载产生电路的SNR等性能，同样地，提高时钟频率会减小纹波，但是会增加功耗。传统的解决方法是采用片外电容，能较好的满足负载跳变时快速恢复和低纹波的需求。但考虑到系统的应用成本，无片外电容、电感是更理想的方案，因此，快速稳定和低纹波设计成为急需解决的难题。课题内容及要求：1.完成无片外电感电容稳压电路的原理图和版图设计，片内可用电容<100pF；2.电源电压2.8V，输出电压可编程3V~4V,档间距0.1V；外部可供时钟频率25MHz。3.稳定工作时静态负载电流100uA，负载电容5pF。功耗<2.8mW，面积<100,000um2。4.A:输出电压纹波<1mV；B:负载电容受干扰有-1V跳变时，输出电压稳定在跳变量0.1%内时间<10ns。5.工艺节点建议采用0.18um~40nm。评审得分点：1.完成电路及版图设计，输出完整设计报告；（60分）2.功耗<2.8mW；（10分）3.版图面积<100,000um2；(10分）4.输出电压纹波<1mV；(10分）5.负载电容受干扰有-1V跳变时，输出电压稳定在跳变量0.1%内时间<10ns。(10分）以上仿真指标以TT工艺角后仿真结果为准课题目标：1.检索文献，对比实现快速稳定、低纹波稳压电路架构的优劣；(建议采用pump+LDO架构，LDO可采用FVF）2.理论推导出各指标；3.搭建电路，仿真电路各项指标，并与计算值对比。4.绘制完整版图，进行后仿真，并与前仿指标进行对比；课题输出：完整的设计报告，包括电路图截图、版图截图、详细理论分析、计算结果、仿真截图、计算值仿真值对比表。赛题五：nA级低失调轨到轨单位增益运放设计课题背景：消费电子设备，全面屏的普及以及终端客户对娱乐和游戏场景的越来越多的应用，使得芯片和设备的功耗越来越成为了制约消费电子使用的瓶颈。运算放大器电路是高精度模拟和混合模块设计中最重要的组件之一，其广泛用于实现积分器，微分器，信号缓冲，采样保持电路，模拟信号处理等电路中。而运放的关键参数包括，共模抑制比，输出摆幅，增益，摆率，输入共模范围，电源抑制比，功耗，噪声谱密度，输入输出阻抗等，根据具体应用和设计，考虑到集成电路中实现的运放的一些非理想特性，设计者们会做一定的权衡设计tradeoff。因此，为了追求实现极低功耗，长时间续航的同时，实现宽范围动态响应成为了新的设计挑战。nA级低失调轨到轨输入输出的运放设计成为急需解决的难题。课题内容及要求：1.基于CMOS工艺，完成nA级低失调Rail-to-Rail单位增益运放电路的电路设计和版图设计；包含所有工艺角（TT，FF，SS，SF，FS），温度-40~85℃及电源电压6.4-6.6V仿真结果；2.输入/输出电压范围0.1V~6.3V；增益>80dB,相位裕度>60度,静态功耗<100nA。3.A:低失调offset<1mV（3sigma）；B:输入幅度0.2-6.2V跳变时，输出电容上的电压稳定在0.1%内时间<5us。4.以上2和3，运放的输出到地的负载模型=输出电阻R串联输出电容C连接到地；其中R=10K，C=50pF。评审得分点：1.完成课题内容及要求1得20分；2.完成课题内容及要求1,2得50分；3.完成课题内容及要求1,2,3A或者1,2,3B得分60；4.完成课题内容及要求1,2,3A,3B得分70；5.同时完成2和3指标前提下，功耗最低+5分，面积最优+5分；6.架构创新+10分，电路创新+10分，总分100分。7.未完成版图，总分-10分；指标3A仅通过增加输入对管面积来实现的，总分-10分。课题目标：1.检索文献，对比实现nA级低失调Rail-to-Rail单位增益运放电路可行方案架构；(可选但不限于classAB架构）2.理论分析出达成课题指标的关键因素；3.搭建电路，仿真迭代电路各项指标，并与分析计算值对比；4.绘制完整版图，进行后仿真，并与前仿指标进行对比。课题输出：1.完整的设计报告，包括电路图截图、版图截图、详细理论分析、计算结果、仿真截图、计算值仿真值对比表。2.各工艺角下的管子工作状态(包含VGS/VDS/VTH/饱和/线性/亚阈值区等信息)的文档。赛题六：视频中物体的辨识与修复赛题六视频数据下载：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=76fdf8d2bacd43a58e5db2c73cc9621c赛题六坐标计算dll下载：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=7661fbc976ea4fd9abd7d11758fc76d7课题背景：随着智能手机等便携设备的飞速发展，对屏幕触控交互的需求日益增加。在触控屏的实际使用中，存在大量来源于外界环境的干扰场景。这些外界干扰的剧烈程度甚至超过了触控本身，给使用者的体验造成影响。因此课题需要排除干扰，找出触控手指，提升用户体验，增加产品竞争力。本课题已将“触控、屏幕与干扰”等实际场景，抽象为低分辨率纯视频数据（约为36*18像素）。需要请参加课题的学生，从算法角度出发，分辨出视频中出现的指定物体或干扰，排除干扰，恢复数据。课题内容及要求：1.（基本软件任务）完成一个适用于“行列噪声及重压形变”，即直线状动态干扰与区域状静态干扰的辨识修复算法设计，要求可以辨识出手指及干扰类型，并对干扰进行修复。算法类型不限，如基于传统CV或基于AI；2.（进阶软件任务）完成一个适用于“共模干扰（5~10V的Vpp正弦波，1~200kHz）”，即区域状动态干扰的辨识修复算法设计，要求可以辨识出手指及干扰类型，并对干扰进行修复。算法类型不限，如基于传统CV或基于AI；3.（基本硬件任务）在完成基本软件任务或进阶软件任务的条件下，将设计出的软件模型用数字集成电路HDL实现，完成编写、前仿、综合，评估时序与面积。4.（附加硬件任务）在完成基本硬件任务的条件下，选手可以自行选用合适的平台，做成Demo展示效果。说明：1.算法输入为课题中提供的视频组（两组对照，分为普通无干扰场景与各类干扰场景），输出为经算法处理后的视频和辨识类型结果；2.算法不能调用算法过程不明确的模块或函数；3.软件算法实现的编程语言，使用C、C++、Matlab或Python；4.硬件算法实现的编程语言，推荐使用Verilog或VHDL，其他HDL语言亦可；5.对时序及面积的评估，可以使用0.18um工艺仿真或quartus/vivado等FPGA评估逻辑单元；评审得分点：1.（基本软件任务）按客观辨识成功率及主观修复完整度两个指标综合考量；2.（进阶软件任务）按客观辨识成功率及主观修复完整度两个指标综合考量；3.（基本硬件任务）按任务完成度、综合时序和面积的指标综合考量；4.（附加硬件任务）按任务完成度、展示效果综合考量；说明：1.客观辨识成功率高指的是：辨识各类干扰类型的准确率高（准确率占比40%）、无干扰场景下误识为干扰的概率低（误识率占比20%）、干扰场景下识别为无干扰的概率低（漏识率占比40%）；2.主观修复完整度高指的是：将受到干扰的数据修复为无干扰数据后，借助课题中提供的检测方案计算出触控坐标，评估坐标的可靠性（占比60%）和稳定性（占比20%），此外还需参考实时性（占比20%）；3.可靠性指的是：坐标点单一，没有额外多的坐标点（误报率）和缺失的坐标点（漏报率）；4.稳定性指的是：坐标点尽量保持稳定，抖动越少得分越高；5.实时性指的是：需要延迟得出结果的算法，延迟帧数越少得分越高；6.最终得分权重占比：基本软件任务30%+进阶软件任务30%+基本硬件任务40%+附加硬件任务额外20%；课题目标：1.完成从算法调研到算法实现及验证的全部过程，完成算法描述文档；2.能够针对课题中遇到的问题，合作思考解决，算法有一定的创新之处；课题输出：1.算法相关的原始代码及详细的算法描述文档；2.算法仿真结果（图片、视频、相关数据指标等）；3.设计中的问题解决与团队合作过程的心得小结；第六届中国研究生创芯大赛承办单位介绍第六届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，先后获批国家集成电路人才培养基地、国家示范性微电子学院、国家集成电路产教融合创新平台。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。

Cadence企业命题专项奖Cadence企业命题专项奖专门用于奖励选择Cadence企业命题的赛队，由企业专家评出。Cadence企业命题专项奖是初赛奖，入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛奖项互不冲突。奖项设置一等奖赛队1支，每队奖金1万元；二等奖赛队3支，每队奖金5千元；Cadence赛题交流群添加秘书处微信cpicic-ctri，备注进入Cadence企业命题交流群Cadence-创芯大赛人才政策Cadence公司鼓励技术部门从创芯大赛获奖学生中挖掘人才。在招聘中，获奖学生可以直接进入HR面试环节，或通过Cadence实习直通车，优先为获奖学生提供实习生岗位机会。另外，Cadence公司还可以为在Cadence实习并有志于进一步出国深造的同学提供推荐信（Cadence标准格式化版本）。Cadence赛题文档下载https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=b841f5ab31a34ee18c89b8cbc7c98da5Cadence赛题参考资料https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=8f37da2b8556492a9b8028dc444ba124Cadence赛题讲解视频https://www.bilibili.com/video/BV1yT411q7Ma/第六届中国研究生创“芯”大赛Cadence企业命题赛题：三维集成电路RC网络精简等效算法赛题背景：通过对整个大型电路进行合理划分之后，划分后的模块被分配到两个或多个单独的裸片（die）上，并通过三维集成技术使得划分后的模块与模块之间的连接能从二维布线进化为三维布线。更短的布线距离能带来更小的功耗更快的信号传递能跨越不同制程的die之间的三维连接能带来提升数模混合电路的集成度（节省空间）在经过RC抽取的3DIC的架构中，因为跨越die部分的抽取模型的复杂性，会产生额外的数以百万计的寄生电容和电阻,而直接把这些抽取后的寄生值直接添加到原先的网表中会显著增加机器的负担。因此，在保留原有抽取后特性的基础上的精减算法是十分必要的。因为半导体制造工艺中需要满足比如metaldensity的需求，会对芯片的emptyregion用shortmetalline进行填充。这些用来填充的金属并不会与任何其他信号网络或地发生连接，因此会产生大量的floatingnets，而这些floatingnets对于电路本身并无意义，只是单纯在抽取完成后成为电路的负担。第一题：等效导体网络最简单的节点‘N1’到‘N3’的等效电阻能被表述成：上述电路的矩阵形式：向量‘righthandside’(‘RHS’)的值取决于想要哪两个节点间的等效电阻如何高效的计算向量‘V’的估计值，当方程被给定为G⋅V≈RHS矩阵‘G’的规模可能会是百万乘百万级别的。抽取后的矩阵‘G’比起常规的稀疏矩阵展示出更加密集的特性。减少memory的使用和运行时间是精简算法的挑战。可供参考的算法（仅提供参考使用，不设限制）Directsolver(LUfactorization)IterativesolverMultigridsolver->https://lukeo.cs.illinois.edu/files/2015_Ol_encamg.pdfMonte-carlosolver->www.cs.odu.edu/~yaohang/publications/ICCS2012.pdfCombinatorialsolver->https://www.cs.cmu.edu/~15859n/Handouts/CACM-Solver.pdf等效导体网络（翻译成数学语言）如何高效计算出向量‘V’在方程G⋅V≈RHS中的估计值，当‘RHS’是一个singlevector.‘RHS’是一个multiplevectors(向量的列的数目远小于矩阵‘G’的维度).‘RHS’是一个multiplevectors(向量的列的数目稍大于矩阵‘G’的维度).‘RHS’是一个singlevector而且仅仅想求得向量‘V’中的某个特定元素.第二题：等效悬浮节点(floatingnet)优化悬浮节点在数量级上大于信号节点。悬浮节点会对信号网络产生影响。信号网络会承担更大的电容负载。悬浮节点无法被忽略（太乐观）或者被简单当作信号节点来处理（太悲观）。在保留悬浮节点的影响的前提下，需要计算出移除悬浮节点后的等效电容矩阵。最简单的等效电容矩阵的推导如下：Q:chargeonsignalnetsV:voltageonsignalnetsW:voltageonfloatingnetsCss:signaltosignalcapacitanceCsf,Cfs:floatingnetstosignalcapacitanceCff:floatingnetstofloatingnetscapacitance计算等效电容矩阵的瓶颈是高效计算出‘Cff^−1’的估计值，当悬浮节点的规模也是百万级别的如何评估‘Cff^−1’估计值的convergence是关键第三题（A）随着信号沿着导线从一个制程穿越到另一个制程，或不同参数的同一个制程,R&C的抽取会在不同的制程（环境）中展现出不同的dense/sparse特性。有没有可能把大的矩阵根据density/sparsity的不同而切割成小的子矩阵并分别由不同的算法依照该子矩阵的特性而处理。第三题（B）随着越来越多的裸片依照三维集成电路的规则堆叠在一起，中间部分裸片的散热成为了设计的挑战。而对于抽取后的RC网络来说，最简单的把热效应考虑进去的方法则是根据热效应参数轻微的调整矩阵G和矩阵C的值使其成为(G+△G)和(C+△C).(整个矩阵的维度不变)有没有可能通过利用不考虑热效应之前得到的结果高效计算出向量(V+△V)和矩阵(Cff+△Cff)^−1的估计值。由于需要验证和优化，在三维集成电路的设计中会分析完仿真的结果后不断轻微修改之前的设计。基于优化和验证的修改使得原来的矩阵G&C变为(G+△G)&(C+△C)。(额外的几个维度会被添加到原来的矩阵上，但是绝大多数的值保持不变)有没有可能通过利用优化和验证之前得到的结果高效计算出向量(V+△V)和矩阵(Cff+△Cff)^−1的估计值。P.K.Jo,T.ZhengandM.S.Bakir,"PolylithicIntegrationof2.5Dand3DChipletsUsingInterconnectStitching,"2019IEEE69thElectronicComponentsandTechnologyConference(ECTC),LasVegas,NV,USA,2019,pp.1803-1808,doi:10.1109/ECTC.2019.00278.任务得到CADENCE提供的R&C抽取网表问题一中，你的程序应该能根据不同的等效电阻计算出向量‘RHS’的值问题一中，使用directsolver的方法来计算向量‘V’问题一中，使用选择的精简算法根据不同的输入来计算R网表的等效电阻问题二中，使用选择的精简算法(直接求逆因为复杂度的关系已经不适用了)来对得到的C网表进行等效电容矩阵计算在完成问题一和问题二后，问题三任选其中之一。（注：问题三不一定有答案，报告中体现的研究过程和思路才是关键）撰写报告需按照IEEE格式，报告中的主体需包含三个section分别由三个问题的解决方案组成。报告内容包括但不限于理论研究为主（公式推导和最终实验效果）；实验研究为主（复现一个发表的算法，并与之进行全方位比较）；硬件配置研究（复现一个算法，并研究在不同硬件环境下的不同性能）评分标准加分项：论文格式好，背景资料详实，行文逻辑严密。研究思路新颖，可延展性强。除论文外，可选择性提交一个附件，其中包含每天的任务分配和团队合作情况，研究进度，失败经验总结探讨，并最后附上团队合照。减分项：团队某个人承担绝大部分工作量。关于CadenceCadence在计算软件领域拥有超过30年的专业经验，是电子系统设计产业的关键领导者。基于公司的智能系统设计战略，Cadence致力于提供软件、硬件和IP产品，助力电子设计从概念成为现实。Cadence的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence已连续八年名列美国财富杂志评选的100家最适合工作的公司。如需了解更多信息，请访问公司网站cadence.com。第六届中国研究生创芯大赛承办单位介绍第六届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，先后获批国家集成电路人才培养基地、国家示范性微电子学院、国家集成电路产教融合创新平台。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。

概伦电子赛题专项奖设置:概伦电子企业命题专项奖专门用于奖励选择概伦电子企业命题的赛队，概伦电子企业命题专项奖是初赛奖，由企业专家评出。入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛奖项互不冲突。概伦电子专项奖设：一等奖2队，每队奖金1万元二等奖6队，每队奖金0.5万元为帮助选择概伦电子企业命题的参赛队伍提升专业技能水平，取得理想成绩，概伦电子将通过邮箱申请方式提供全定制电路设计平台NanoDesigner与建模软件MeQLab的软件及账号,申请软件的条件及软件发放方式如下：1、队伍需要报名概伦电子赛题2、软件申请表邮件需要通过所在学校官方后缀的邮箱发送至shenjj@primarius-tech.com3、完成以上两个条件的报名队伍，概伦电子将在每周三及周五发放软件及账号3、因软件账号需要自行注册，请加入概伦电子企业命题交流群，以便获取更多概伦电子最新通知。4、若有其它疑问请联系秘书处微信cpicic-ctri软件申请表下载链接https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=36feaca089d74d6ea0c2cea43a908e7fLinux系统安装插件（腾讯微云下载）https://share.weiyun.com/Vb1TGFAR概伦电子赛题讲解及工具培训视频【2023年中国研究生创“芯”大赛-概伦电子企业命题讲解】https://www.bilibili.com/video/BV1yL411S7vu/?share_source=copy_web&vd_source=731983d24066c046753f8a80d7ad6bd5注：概伦电子全定制电路设计平台NanoDesigner介绍概伦电子全定制电路设计平台NanoDesigner为客户提供一个灵活、可扩展的存储和模拟/混合信号IC设计平台，支持原理图设计、智能化版图编辑、交互式物理验证以及电路设计优化。该产品界面直观、易操作，无缝集成概伦电子的电路仿真NanoSpice系列引擎、良率导向设计平台NanoYield、大容量波形查看器NanoWave与其它SPICE仿真器，全面兼容OpenAccess数据库等业界标准文件、各类标准工具接口，还支持强大的电路查看、编辑、自动连接等功能选项，真正做到整合原理图与版图设计、电路仿真与分析、物理验证与设计自动化于一体，为以各类存储器电路、模拟电路等为代表的定制类芯片设计提供完整的EDA全流程，从而极大地提升设计效率。赛题一：高精度RC振荡器的设计设计描述请使用概伦电子提供的电路/版图设计工具Nanodesigner,以及spice仿真工具Nanospice,基于本题附录1提供的PDK(仅可使用该PDK所提供器件)，设计一个高精度的RC振荡器。要求该振荡器输出时钟频率达到约16MHz，输出时钟占空比约为45%~55%，电源电压范围为2.7V~3.6V。任务1、给出所设计高精度RC振荡器的电路图，并逐一解释所选用的器件及器件参数的设定；阐述该电路各组成模块的基本功能和工作原理；给出设计报告。（25分）任务2、完成所设计RC振荡器的电路仿真工作。要求给出电路仿真的testbench，以及TypicalPVT(TT/3.3v/25C)下的仿真结果，包括输出频率测量结果，占空比测量结果，工作电流测量结果。（25分）任务3、完成固定Process为TT时各电压、温度组合下的仿真工作。要求给出电路仿真的输出频率、占空比、工作电流，并统计输出频率在各corner下的频率偏移百分比。（50分）评分细则描述：完成高精度RC振荡器的电路设计，能合理解释各模块的基本功能和工作原理，各器件的选择以及器件参数的设定合理。（25分）Testbench搭建及电路仿真结果基本正确，在typicalPVT(TT/3.3v/25C)下能成功输出16MHz（+/-5%）时钟信号。（25分）各PVT下输出时钟占空比：45%~55%,范围越小，越靠近50%，得分越高。（10分）typicalPVT(TT/3.3v/25C)下的仿真工作电流尽可能小，评分标准可参照以下要求。（10分）>±10%1~9分±5%~±10%10~15分±2%~±5%16~19分±1%~±2%20~24分<±1%25~30分5.各PVTcorner(固定TTprocess，电压变化范围为【2.7V，3.6V】，温度变化范围为【-40C，125C】)下，输出时钟频率变化范围尽可能小，评分标准可参照以下要求。（30分）>300uA2~4分200~300uA4~6分100~200uA6~8分<100uA9~10分赛题一附件：Prims_lib-iPDK-demo.tar下载链接https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ab17b0ac017c4cf2b4a7b0a26633b534注：概伦电子建模软件MeQLab介绍MeQLab是一款灵活的跨平台建模软件，适用于Windows和Linux等操作系统。MeQLab平台提供了器件模型提取的完整解决方案：从最初的器件测试、数据分析、模型提取、Corner提取、统计模型提取再到模型验证和报表输出均可实现在同一软件平台，可满足从基带、小信号建模到大信号验证一站式建模应用。MeqLab内置NanoSPICE仿真器，同时支持链接外部仿真器（如HSPICE、Spectre等)，且支持多仿真器的并行仿真验证。其不仅支持业界标准的Compact模型包括最新的FinFet及化合物器件模型如ASM-HEMT，还支持子电路模型，Verilog-a模型,以及基于子电路的BSIM模型衍生的高压模型的提取。基于器件类型，为用户提供了一系列射频建模应用模板，同时内嵌脚本编程环境，开放用户自定义应用模块如去嵌、模型自动提取等。赛题二器件建模题A任务1、某专利中兼容BiCMOS工艺的PINDiode剖面结构如图1所示，试给出该PINDiode的制备工艺流程，并给出该工艺流程中每步光刻步骤对应的掩膜版图形；在图1中标注PINDiode正向工作时的电流方向和电路流动路径，分析该路径上影响器件插入损耗的关键结构参数及影响机制。（20分）图1.某PINdiode结剖面图任务2、基于PINDiode模型仿真所产生的正向IV特性曲线如图2所示，分析理想PINDiode和理想PNDiode正向、反向电学特性的差别及产生原因。参考以上分析，试给出能够表征PINDiode正向和反向特性的等效电路，并设计测试方法来表征PINDiode的正向、反向电学特性（15分）。图2.硅基PINDiode模型仿真所生成的正向IV曲线任务3、利用所给教程，学习、了解MeQLab的使用方法，给出在MeQLab中进行Diode手动参数提取的主要流程（15分）。任务4、根据附件2提供的PINDiode在不同温度、不同尺寸下的I-V测量数据、C-V测量数据和初始模型，完成如下建模提参任务。用MeQLab器件建模工具完成I-V特性建模，给出所建模型的仿真曲线与测试数据的对比图，要求均方根误差RMS<5%，精度越高得分越高。（20分）用MeQLab器件建模工具完成C-V特性建模，给出所建模型的仿真曲线与测试数据的对比图，要求均方根误差RMS<7%，精度越高得分越高。（20分）任务5、给出本次建模报告和模型文件，并进行综合性小结。（10分）赛题二、赛题三附件：Khailong_RefDataModel下载链接https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=844bf12052ed4dc784224353e6edf226赛题三器件建模题BMeQLab是一款灵活的跨平台建模软件，适用于Windows和Linux等操作系统。MeQLab平台提供了器件模型提取的完整解决方案：从最初的器件测试、数据分析、模型提取、Corner提取、统计模型提取再到模型验证和报表输出均可实现在同一软件平台，可满足从基带、小信号建模到大信号验证一站式建模应用。MeqLab内置NanoSPICE仿真器，同时支持链接外部仿真器（如HSPICE、Spectre等)，且支持多仿真器的并行仿真验证。其不仅支持业界标准的Compact模型包括最新的FinFet及化合物器件模型如ASM-HEMT，还支持子电路模型，Verilog-a模型,以及基于子电路的BSIM模型衍生的高压模型的提取。基于器件类型，为用户提供了一系列射频建模应用模板，同时内嵌脚本编程环境，开放用户自定义应用模块如去嵌、模型自动提取等。描述及要求使用概伦电子的建模软件MeQLab完成下列题目针对某一器件，完成器件结构和工艺流程解析、建模、参数提取及拟合精度分析。不限定器件类型、制备工艺，例如可以是MOSFET、BJT、diode等器件。绘制并给出该款器件的结构剖面图及完整的制备工艺流程，给出该款器件的关键电性能指标并分析器件用途。（20分）给出通过仿真或实测达到的该器件关键电性能值，明确说明是仿真值还是测量值。详细叙述影响该器件性能的物理效应，以及在器件模型中这些物理效应的表征方式，要求至少给出三个器件物理效应，且针对该器件，物理效应考虑越详尽，得分越高。（30分）给出该款器件的器件模型，并详细叙述模型参数的提取流程。参赛队伍自建模型将获得加分。（30分）给出该款器件模型文件及拟合误差报告。注：模型拟合精度越高，得分越高。（20分）第六届中国研究生创芯大赛承办单位介绍第六届中国研究生创“芯”大赛承办单位华中科技大学坐落于湖北省武汉市，是国家教育部直属重点综合性大学、国家“211工程”重点建设和“985工程”建设高校之一，也是首批“双一流”建设高校。学校校园占地7000余亩，园内树木葱茏，碧草如茵，绿化覆盖率72%，被誉为“森林式大学”。学校师资力量雄厚，并遵循“应用领先、基础突破、协调发展”的科技发展方略，构建起了覆盖基础研究层、高新技术研究层、技术开发层三个层次的科技创新体系。华中科技大学集成电路学院以服务国家重大战略和区域经济发展为目标，承建集成电路科学与工程和电子科学与技术两个一级学科，电子科学与技术、集成电路设计与集成系统、微电子科学与工程三个国家一流本科专业，先后获批国家集成电路人才培养基地、国家示范性微电子学院、国家集成电路产教融合创新平台。学院按照“国际视野、拔尖示范、协同育人、自主创芯、服务地方"的思路，通过人才培养、科学研究、学科建设“三位一体”，充分发挥产教融合优势，支撑和引领华中地区集成电路产业高速发展。武汉东湖新技术开发区简称东湖高新区，又称中国光谷、简称光谷，于1988年创建成立，是中国首批国家级高新区、第二个国家自主创新示范区、中国（湖北）自由贸易试验区武汉片区，并获批国家光电子信息产业基地、国家生物产业基地、央企集中建设人才基地、国家首批双创示范基地等。经过30多年的发展，东湖高新区综合实力和品牌影响力大幅提升，知识创造和技术创新能力提升至全国169个国家级高新区第一，成为全国10家重点建设的“世界一流高科技园区”之一。