关于概伦电子国内首家EDA上市公司关键核心技术具备国际市场竞争力的EDA领军企业，致力于打造应用驱动的、覆盖集成电路设计与制造的EDA全流程解决方案，支撑各类高端芯片研发的持续发展，并联合产业链上下游和EDA合作伙伴，建设有竞争力和生命力的EDA生态。通过EDA方法学创新，推动集成电路设计和制造的深度联动，加快工艺开发和芯片设计进程，提高集成电路产品的良率和性能，增强集成电路企业整体市场竞争力。如需了解更多信息，请访问网站https://www.primarius-tech.com/2026年，概伦电子为第九届中国研究生创芯大赛提供三道企业赛题：赛题赛题名称一基于VeriSim仿真的I3C设计及验证二HEMT器件的建模与验证三自选器件的建模与验证概伦电子企业专项奖说明概伦电子企业命题专项奖专门用于奖励选择概伦电子企业命题的赛队，由企业专家评出。概伦电子企业命题专项奖是初赛奖，入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛奖项互不冲突。概伦电子企业命题专项奖设置概伦电子企业命题一等奖3队，每队奖金1万元；概伦电子企业命题二等奖7队，每队奖金0.5万元。赛题交流Q群707797078创芯大赛-概伦电子人才政策概伦电子公司鼓励和支持技术部门从创芯大赛获奖学生中挖掘人才。在校招过程中，本次创芯大赛获奖学生可以跳过笔试，直接进入面试环节，概伦电子公司将优先为获奖学生提供岗位实习的机会。赛题一：基于VeriSim仿真的I3C设计及验证VeriSim是一款先进的逻辑仿真器，提供全面的数字设计验证解决方案，覆盖系统级、行为级、RTL级和门级数字电路仿真验证的需求。配备高性能的仿真引擎和约束求解器，旨在提高编译时效率，并确保设计的正确性和稳定性；可适配众多主流硬件描述语言，包括Verilog、VHDL、SystemVerilog、SystemC等，以及它们的组合；支持行为级、RTL级和带SDF后仿的门级数字电路门级Verilog和VHDL仿真；支持高阶的系统级SystemVerilog加SystemC混合仿真，通过无缝集成通用验证方法（UVM）为用户提供快速验证测试台的设置，使验证过程更加高效和可控；提供全面的功能、断言和代码覆盖率测试，可生成多种格式的仿真数据；输入文件可通过加密算法进行保护，确保客户IP得到充分的安全保护；集成概伦电子NanoSpice系列的各种晶体管级电路仿真器，提供完整的混合信号验证解决方案。设计内容描述：I3C（ImprovedInter-IntegratedCircuit）是一种由MIPI联盟开发的新型串行通信协议，旨在提供比传统I²C更高的数据传输速率和更多功能。它可以被看作是I²C的演进和增强版，结合了I²C的简单性与SPI的高速特性。由于其高速、低功耗和多功能的特点，I3C协议非常适用于各种需要高效连接大量传感器和外设的系统。请基于这一标准设计一个I3C模块，并基于UVM方法论搭建验证平台，使用VeriSim仿真器进行功能验证。I3CKeyFeatures1)支持SDRPrimaryController模式2)支持AMBAAPB总线访问寄存器3)支持可编程的总线时序，包括SCL高低电平周期，SDA保持时间和总线空闲条件4)支持SDR私有读/写消息，支持发送I2C私有读/写消息5)支持SDR通用CCC消息（广播CCC和直接CCC）6)支持动态地址分配（仅要求支持ENTDAACCC）7)支持带内中断，可配置数据负载有无8)支持中断和轮询访问设计要求：用SystemVerilog语言实现I3C（SDRPrimaryController）模块。基于UVM架构搭建测试平台，实现BRM，SCB，Monitor等验证模块。编写测试用例，要求覆盖题目规定的完整功能点。用VeriSim仿真工具完成仿真并输出覆盖率报告。输出要求：I3C模块设计方案及SystemVerilog代码。I3C模块模块测试平台方案及SystemVerilog代码。测试点分解及测试用例代码。功能覆盖率报告。评分细则完成设计方案及代码编写，满足题目要求的所有功能点。（30分）方案和代码各占15分。用标准的测试平台和测试用例进行测试，每漏掉一个功能点扣1分。完成测试平台及测试点分解方案及编码，并通过VeriSim仿真。（30分）方案和代码各占15分。测试点需要覆盖题目要求的所有功能点，包括正常情况和异常情况。遗漏一个测试点或测试不完备扣1分，仿真不通过的用例扣1分。功能覆盖率。（20分）统一用标准的功能覆盖率定义测试用户的测试用例，并统计功能覆盖率。覆盖率小于60%计0分，100%计20分，以此类推。编码质量及测试效率。（20分）从两个指标评判：（1）每仿真1ms所需的CPU时间。（2）最高内存占用。这两个指标各占10分，分别将学员的数据排序，值越低，得分越高。软件申请表下载概伦电子为创芯大赛参赛队伍提供赛题所需的VeriSim与MeQLab工具，参赛队伍可通过申请获取，申请表下载链接如下：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ee1398994b844c42a36c8452f65a5499赛题二:HEMT器件的建模与验证描述及要求任选一类HEMT器件（GaNHEMT、GaAspHEMT、InPHEMT等），基于自选数据，使用概伦电子MeQLab平台开展建模提参，完成全流程任务。总分100分，无额外附加分，所有得分点均为报告可核查项。模型选型要求：根据器件特性与应用场景，自主选择紧凑模型（ASM-HEMT、Angelov、EEHEMT、自建Verilog-A模型等），需在报告中明确选型依据。数据来源二选一：路径A（实测数据）：自主完成HEMT器件测试，获取直流I-V、C-V、脉冲I-V、变温等建模必备数据；路径B（仿真数据）：采用Sentaurus、Silvaco、VictoryDevice等TCAD工具，仿真生成虚拟器件标准数据。任务模块及权重任务模块具体内容分值权重T1：器件物理分析分析所选HEMT器件的结构、工作原理及关键物理效应15分T2：数据获取方案设计设计完整的数据获取方案（实测/TCAD仿真），并获取建模所需数据20分T3：模型参数提取基于选定紧凑模型，规范提取核心模型参数35分T4：模型验证与优化验证模型精度，分析误差来源并提出优化方案20分T5：技术报告撰写完整撰写建模全流程技术报告，规范呈现所有成果10分统一评分标准T1：器件物理分析（15分）评分项分值优秀(13.5-15分)良好(10.5-13.4分)合格(9-10.4分)器件结构与原理4分完整描述异质结结构、2DEG形成机制、材料体系核心特性，物理逻辑严谨描述基本工作原理，物理深度不足，部分机制未阐释仅描述外观结构，无物理归因与原理分析直流特性分析4分完整分析转移/输出特性与偏置、尺寸、温度的关联依赖关系，定量阐释变化规律分析主要特性曲线，部分依赖关系未覆盖、无定量分析仅描述曲线形状，无关联规律分析关键物理效应4分针对性分析器件专属关键效应（GaN：陷阱效应/动态Ron退化/自热；pHEMT/InPHEMT：高频色散/噪声等），阐释机制清晰提及关键效应，机制分析不完整、无定量关联仅罗列效应概念，无机制阐释应用场景关联3分深度结合器件特性，匹配功率/射频/毫米波等场景，说明建模工程价值初步关联应用场景，价值分析浅显无场景关联与价值分析T2：数据获取方案设计（20分）评分项分值优秀（18-20分）良好（14-17.9分）合格（12-13.9分）方案设计完整性6分全覆盖建模必备项目（直流I-V、C-V、温度特性、脉冲/S参数等），贴合器件类型覆盖核心项目，1-2项次要测试/仿真项缺失关键测试/仿真项目缺失，无法满足建模需求方案设计合理性6分偏置范围、步长、测试/仿真条件科学合理，完全覆盖建模全区间偏置与参数设置基本合理，局部区间未覆盖参数设置不合理，核心建模区间缺失数据质量8分数据完整无缺失、噪声极低/网格收敛性优，可直接用于建模数据完整度较高，轻微噪声/收敛波动，不影响核心建模数据缺失严重、噪声过大/不收敛，无法支撑建模器件专属测试/仿真基准（统一纳入评分，原附加分内容并入基础评分）：GaNHEMT：含直流I-V、C-V、脉冲I-V、变温特性、pulse-spar；GaAspHEMT：含直流I-V、C-V、多偏置S参数、噪声参数；InPHEMT：含直流I-V、C-V、多偏置S参数（毫米波频段）。T3：模型参数提取（35分）评分项分值优秀(31.5-35分)良好(24.5-31.4分)合格(21-24.4分)几何参数设定2分器件尺寸、栅长等几何参数精准设定，与实测/仿真一致几何参数基本准确，微小偏差几何参数错误，与器件不符核心I-V参数提取6分精准拟合转移/输出特性主干，直流I-V平均相对误差<5%较好拟合主干曲线，误差5%-10%基本拟合曲线，误差10%-15%二阶效应参数提取5分精准拟合沟道调制、DIBL等效应，参数物理意义清晰基本表征二阶效应，部分参数拟合偏差未有效表征二阶效应C-V参数提取5分精准拟合Cgg、Cgd、Cds曲线，误差<8%较好拟合容性曲线，误差8%-12%基本拟合趋势，误差12%-15%温度参数提取4分精准拟合变温特性，温度关联规律完全匹配较好拟合变温趋势，局部偏差仅拟合单一温度，无变温关联特殊效应参数提取5分完整提取陷阱、自热、噪声等专属效应参数，表征精准基本提取特殊效应参数，表征偏差未有效提取特殊效应参数全局优化与工具使用4分全局优化到位，误差平衡最优；熟练使用MeQLab全功能（数据导入、脚本提参、验证），报告可核查操作痕迹全局优化一般，局部误差偏大；掌握MeQLab基础功能，核心操作可核查无全局优化，误差失衡；仅会MeQLab基础操作，痕迹不完整T4：模型验证与优化（20分）评分项分值优秀（18-20分）良好（14-17.9分）合格（12-13.9分）拟合误差分析6分误差计算方法规范，全偏置点、多尺寸误差统计表完整清晰误差计算正确，统计表基本完整误差计算有误，统计表缺失核心数据物理性检验4分所有提取参数均在合理物理范围，无物理矛盾参数基本合理，无核心物理矛盾存在参数物理异常、逻辑矛盾外推能力验证6分选取≥2个外推点（偏置/尺寸/频率），预测误差<15%选取≥2个外推点，预测误差15%-20%外推点不足2个，预测趋势偏差较大模型优化建议4分误差来源归因精准合理，优化方案具体可行误差归因基本合理，优化方案较笼统误差归因错误，无可行优化思路器件专属验证基准（统一纳入评分，原附加分内容并入基础评分）：GaNHEMT：验证动态Ron退化预测能力；GaAspHEMT：验证大信号特性（1dB压缩点、IMD3）；InPHEMT：验证高频（>100GHz）S参数预测能力；T5：技术报告撰写（10分）评分项分值优秀（9-10分）良好（7-8.9分）合格（6-6.9分）报告规范性10分结构完整、逻辑清晰、图表规范、数据详实、参考文献合规，全流程可追溯结构完整、表述通顺，minor图表/格式问题结构残缺、表述混乱，核心数据缺失跨器件公平评判规则统一评分尺度：所有HEMT器件类型均执行上述同一套评分标准，不针对单一器件设置倾斜分值；难度系数折算（内置评分逻辑）：针对器件工艺复杂度、建模难度差异化，在“参数提取、模型验证”环节，同等拟合精度下，InPHEMT（毫米波高频）、GaNHEMT（功率陷阱效应）难度权重高于GaAspHEMT，由评委组判定难度适配分值；核查基准一致：所有队伍均核查数据完整性、拟合误差、参数物理性、报告可追溯性四大核心指标，量化打分杜绝主观偏差；同分判定规则：总分相同时，依次对比直流I-V误差、外推预测精度、特殊效应表征精度、报告规范度，决出排名；工具使用一票否决：选题必须采用MeQLab进行建模与参数提取，使用其他建模提参工具的直接判定为不合格；补充说明：数据获取阶段所用的TCAD仿真工具（如Sentaurus、Silvaco等）不受此限制，若部分仿真工具存在功能不支持情况，需在报告中详细说明替代方案及理由，经评委审核确认后可正常参与评分。软件申请表下载概伦电子为创芯大赛参赛队伍提供赛题所需的VeriSim与MeQLab工具，参赛队伍可通过申请获取，申请表下载链接如下：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ee1398994b844c42a36c8452f65a5499赛题三：自选器件的建模与验证描述及要求本题采用约束框架+自主创新模式，参赛选手在指定范围内自选器件，完成从结构分析到模型提取的全流程建模，总分100分，所有得分点均为报告可核查项。器件选型约束范围：先进硅基器件：FinFET、GAAFET、SOIMOSFET、LDMOS、CFET；化合物半导体器件：GaNHEMT、SiCMOSFET、InPHBT、GaAspHEMT；新型特色器件：辐照加固型器件、高频噪声器件、功率集成器件。任务模块及统一评分标准任务1：器件结构与工艺分析（15分）评分项分值优秀(13.5-15分)良好(10.5-13.4分)合格（9-10.4分）器件选择与结构绘制7分选型符合约束范围，剖面结构图、版图/等效示意图精准，关键区域、尺寸标注完整清晰选型合规，结构图标注基本完整，minor缺失选型不合规或结构图标注残缺、关键信息错误工艺流程与关键指标8分完整给出≥6步标准工艺流程，关键电性指标齐全，精准匹配应用场景，建模价值阐释深刻工艺流程≥6步，指标基本齐全，场景匹配合理，价值分析浅显流程残缺、指标缺失，无场景匹配与建模价值分析任务2：物理效应与模型表征（20分）评分项分值优秀（18-20分）良好（14-17.9分）合格（12-13.9分）关键物理效应分析10分深度阐述≥3种核心物理效应，结合实测/仿真数据定量分析，机制阐释清晰阐述≥3种效应，结合数据定性分析，机制分析不完整效应数量不足3种，无数据支撑，仅罗列概念模型物理效应表征10分模型选型合理，清晰阐释参数控制逻辑，标准模型不足时提出可行改进思路，贴合物理机制模型选型合理，基本说明参数控制逻辑，改进思路笼统模型选型不当，未说明参数控制逻辑，无改进思路任务3：参数提取与建模（35分）评分项分值优秀(31.5-35分）良好(24.5-31.4分)合格(21-24.4分)测试方案设计10分方案完整覆盖：1.直流测试:转移特性、输出特性、变温测试2.交流/射频(如适用):C-V测试、S参数测试、脉冲测试3.特殊测试(根据器件特点):如噪声测试、pulse-spar参数（GaNHEMT适用）4.测试条件选型理由充分(如偏置点、频率范围、脉冲宽度等)，贴合器件特性方案覆盖核心测试项目，条件选型理由基本合理方案残缺，关键测试缺失，条件选型无依据提参流程设计15分分步骤提参流程清晰规范，参数物理意义明确，提取方法科学；自建模型需给出完整方程与释义提参流程基本清晰，参数意义明确，方法可行流程混乱，参数意义模糊，提取方法不当参数提取结果10分参数提取精准，拟合曲线与原始数据高度契合，误差达标参数提取基本准确，拟合趋势一致，误差可控参数提取错误，拟合偏差极大任务4：模型文件/数据和工程提交与拟合误差（20分）评分项分值优秀（18-20分）良好（14-17.9分）合格（12-13.9分）模型文件/数据和工程提交8分提交完整SPICE/Verilog-A模型文件、建模原始数据及MeQLab工程文件，代码规范、注释清晰，可直接调用仿真，数据与工程文件可追溯核查模型文件、原始数据及MeQLab工程文件完整，代码基本规范，可正常调用，核心数据与工程痕迹可追溯模型文件、数据或工程文件缺失、代码错误，无法调用或追溯拟合误差报告12分拟合图表完整清晰(数据点与模型曲线叠加），各偏置误差统计详实，关键参数置信区间分析精准，拟合精度优异拟合图表、误差报告齐全，置信区间分析基本完整图表残缺，误差统计缺失，无置信区间分析任务5：创新性与规范度（10分）评分项分值优秀良好合格创新性8分1.完全自研器件或首次建模新型器件-2分；2.先进工艺节点-1分；3.开展特殊工艺/特殊效应（如辐照效应、热载流子效应等）研究-2分；4.实现模型创新性：在标准模型基础上新增物理效应表征-2分；5.完成大信号/电路验证：利用模型进行应用电路仿真验证-1分规范度2分所有创新点均提供完整佐证材料（器件结构、模型推导、仿真数据、电路结果等）-2分提供大部分佐证材料，核心流程可追溯，创新点有一定工程/学术意义-1分佐证材料不完整，部分流程缺失-0分公平评判规则创新点量化打分：创新点需贴合科研/工程实际，具备可核查的改进效果（如精度提升、效应表征完善），杜绝空泛创新。横向对比基准：同类型器件统一对比拟合精度、流程规范性、创新实用性；不同类型器件按建模难度集体折算分值，确保公平；同分判定规则：总分相同时，依次对比模型精度、物理效应表征、创新实用性、报告规范度。工具使用一票否决：选题必须采用MeQLab进行建模与参数提取，使用其他建模提参工具的直接判定为不合格；补充说明：数据获取阶段所用的TCAD仿真工具（如Sentaurus、Silvaco等）不受此限制，若部分仿真工具存在功能不支持情况，需在报告中详细说明替代方案及理由，经评委审核确认后可正常参与评分。软件申请表下载概伦电子为创芯大赛参赛队伍提供赛题所需的VeriSim与MeQLab工具，参赛队伍可通过申请获取，申请表下载链接如下：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ee1398994b844c42a36c8452f65a5499

关于合见工软上海合见工业软件集团股份有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，ElectronicDesignAutomation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作伙伴。合见工软于2020年成立，公司的发展与自主研发实力多次获得认可与支持，现已荣获国家级专精特新“小巨人”企业、国家级高新技术企业等认定，产品获得中国集成电路创新联盟“IC创新奖”、“中国芯”优秀支撑服务产品等多项荣誉资质。合见工软产品线已覆盖数字芯片EDA工具、系统级工具及高速接口IP，是国内唯一一家可以完整覆盖数字芯片验证全流程，DFT可测性设计全流程，并同时提供先进工艺高速互联IP的国产EDA公司。自成立以来，合见工软一直以国际先进水平为目标，多产品线并行研发，为中国半导体企业提供了芯片硅前和硅后的高性能EDA工具和IP解决方案。合见工软以四年40余款产品的创新速度、硬核的技术实力，赢得了客户的信任与国内集成电路行业的广泛认可，同时引领了中国EDA企业发展与生态建设的新态势。如需了解更多信息，请访问网站https://www.univista-isg.com/如需了解更多信息，请访问网https://www.univista-isg.com/合见工软企业专项奖说明合见工软企业命题专项奖专门用于奖励选择合见工软企业命题的赛队，合见工软企业命题专项奖是初赛奖，由合见工软专家评出。入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛企业命题专项奖互不冲突。合见工软企业命题专项奖设置一等奖2队，每队奖金1万元二等奖6队，每队奖金5千元赛题交流Q群185864434组队报名及作品提交链接（创芯大赛官网）https://cpipc.acge.org.cn/cw/hp/10创芯大赛-合见工软人才政策在赛事获奖的同学，申请实习可免机考、免技术面试，仅需通过综合面试即可报到实习。表现优异的实习生，更将优先锁定校招录用名额，提前斩获正式Offer。赛题一：基于UniVistaDesignAgent(UDA)的RISC-V处理器微架构设计与全流程验证竞赛背景UniVistaDesignAgent（UDA）是合见工软推出的数字设计AI智能平台，集成DeepSeekR1等先进大模型（LLM）与自研综合、仿真、调试EDA引擎，可实现从架构探索、RTL设计、仿真验证到调试优化的全流程AI辅助。RISC-V作为开放指令集架构，已广泛应用于物联网、边缘计算、主控处理器与专用加速芯片。本竞赛面向研究生，重点考察微架构设计能力、性能优化能力、数字芯片全流程工程能力以及AI辅助设计能力。参赛对象微电子科学与工程、集成电路工程、计算机科学与技术、电子信息等相关专业硕士/博士研究生。竞赛目标在UDA数字设计AI智能平台上，完成一款高性能、可综合、可验证的32位RISC-V处理器核设计，并实现完整的设计—仿真—综合—验证—优化工程流程。设计要求1.指令集要求必须完整实现：RV32I基础整数指令集（全部指令）RV32M乘除法扩展指令集（全部乘、除、取余指令）2.微架构要求（二选一，鼓励更高性能架构）A.经典5级流水线处理器取指、译码、执行、访存、写回支持数据前推（forwarding）支持数据冒险与控制冒险处理支持稳定运行无死循环、无功能错误B.面向性能优化的微架构支持分支预测或支持静态多发射或支持乱序执行前端需在文档中明确性能优化思路与量化收益3.功能要求支持独立指令存储器与数据存储器支持基本调试与观测机制（PC、寄存器可见）可正确运行复杂测试程序，如排序、矩阵运算、卷积计算等RTL代码可综合、无latches、无组合逻辑环路UDA平台使用要求（核心评分点）参赛队伍必须基于UDA平台完成全流程设计。大赛为参赛队伍提供赛题所需的平台环境。如需UDA资料手册参考，可添加秘书处微信：cpicic-ctri（备注：合见赛题UDA）获取。使用赛事方指定的国产大模型完成：架构方案生成与优化RTL代码生成、重构与规范检查仿真激励与测试用例自动生成AI驱动的Bug定位、波形分析与优化建议使用UDA自研EDA引擎完成：RTL功能仿真与波形调试逻辑综合与资源评估时序分析与关键路径优化功能覆盖率/语句覆盖率采集与分析验证要求指令级验证：每条指令单独测试通过程序级验证：至少3个完整应用程序通过覆盖率要求：仿真功能覆盖率不低于95%综合验证：给出可综合结果与资源/频率报告提交成果UDA平台完整工程文件可综合RTL源码仿真激励、测试程序、波形截图覆盖率报告、综合报告、时序分析报告设计文档（含架构图、模块划分、流水线说明、UDA使用记录、AI辅助过程）评分标准（100分）RISC-V指令集与功能正确性（40分）微架构设计与性能优化（25分）使用MiBench，UVS仿真统计CPUcycle数量，cycle数小则得分高使用合见UVSYN综合得到PPA，组合逻辑深度小则得分高UDA平台与AI能力使用深度（20分）参赛人员提交完整对话过程的录屏，及UDA导出的对话记录文件；赛事主办方指定专家对录屏和对话记录文件做评分主要根据AI自主完成的任务复杂度做评分，复杂度高则得分高相同复杂度的任务，人机对话次数少则得分高验证完整性、覆盖率与工程规范（10分）RV32I和RV32M指令集覆盖率RTL代码覆盖率(line,branch,condition,toggle)文档质量、创新点与展示表达（5分）决赛阶段，参赛人员做答辩，重点讲述如何使用UDA优化代码，解决复杂的功能性bug及其它有创新性的工作赛事主办方指定专家提问并就整体表现打分合见工软赛题所需工具相关说明赛题所需资源可报名后通过申请获取，申请表模板下载链接：https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ec681835c85a45c4b4e9c523657e30c2