“华为杯”第五届中国研究生创“芯”大赛初赛评审工作自启动以来，受到来自高校、企业等各界人士的广泛关注。本届大赛共有503支队伍报名，经过大赛专家评审组从“先进性、创新性、展示效果与应用价值”多维度下的严格评审及复议工作，最终确定154支队伍入围决赛，入围名单详见下表。（按照学校单位代码排序）序号学校团队1清华大学登杰队2北京交通大学随“芯”而动3北京交通大学温暖的有“芯”人4北京工业大学老刘说得队5北京航空航天大学B5276天津大学PrizeHarvester7天津大学尤里X8天津大学噪声放大队9中北大学比完回来开派队10中北大学您说的队11哈尔滨工程大学三人行12复旦大学VIPlab13上海交通大学不聚集不扎队14上海交通大学妙手队15上海交通大学吃嘛嘛香16上海交通大学热血篮球2.017上海交通大学下楼做核酸18上海交通大学钩深致远19上海交通大学麻辣香锅队20上海交通大学你说得都队21上海电力大学双一“刘”22华东师范大学破晓星辰23华东师范大学明芯见性24华东师范大学芯长征路上的摇滚25华东师范大学带显神通26华东师范大学ICDM特别行动队27南京大学酸奶水果捞28东南大学IC小分队29东南大学SEU12030南京航空航天大学可计算布尔代数小分队31南京邮电大学芯有灵矽32江苏大学赫兹非凡队33江苏大学江大红芯34浙江大学求是芯瞳35浙江大学那就太好36浙江大学前沿先锋队37浙江大学GHz芯动38浙江大学社会主义核心价值观很队39浙江大学上电40浙江大学ic假行僧41浙江大学无根之木42浙江大学JWY43浙江大学空中楼阁44杭州电子科技大学芯芯之火45杭州电子科技大学射频EDA小分队46温州大学芯系天下47安徽大学农夫山泉队48安徽大学起个名字吧49安徽大学AI之芯50合肥工业大学全“芯”全“仪”51厦门大学疫尘不染52厦门大学追光者53厦门大学独具匠“芯”54厦门大学十万伏特55福州大学晚辈夜晶电势56济南大学济南大学微纳电子实验室57郑州大学芯希望58武汉大学珞珈智芯59武汉大学电气芯手队60武汉大学中芯导航61武汉大学微芯Pro62武汉大学珞镓千存63华中科技大学软开关64华中科技大学HiSupply65华中科技大学光电芯势力66华中科技大学安芯67华中科技大学智多芯Ultra68华中科技大学啊对对对对队69华中科技大学迈慕锐芯70武汉理工大学武理数学小分队71华中师范大学PLAC向前冲队72华中师范大学CCNU孤勇者73湖南大学芯动未来74中山大学这芯保熟75华南理工大学铜芯未泯76华南理工大学星海捞月队77重庆大学七“芯”瓢虫78重庆大学002小分队79西南交通大学拉扎维没有地中海80电子科技大学808YYDS81电子科技大学CVISP82电子科技大学三电学子83电子科技大学WeBack84电子科技大学知声85电子科技大学“芯”光熠熠队86电子科技大学808芯希望87电子科技大学DMC88西安交通大学芯飞扬89西安交通大学Sailing90西安交通大学OEIC_LIDAR91西安交通大学行云流水92西安交通大学中华有芯93西北工业大学卓尔不群94西北工业大学快速思考95西北工业大学高级技工96西北工业大学振荡的带隙97西北工业大学破冰小组98西安理工大学云图99西安电子科技大学一路同芯100西安电子科技大学芯绿101西安电子科技大学芯潮澎湃队102西安电子科技大学IC小伙儿103西安电子科技大学三个顶俩队104西安电子科技大学LiDAR小分队105西安电子科技大学求索小分队106西安电子科技大学创新团107西安电子科技大学芯想事成108西安电子科技大学芯情很好109西安电子科技大学芯玥之光110西安电子科技大学上城大院111西安电子科技大学星际路由112西安电子科技大学芯冠疫苗113西安电子科技大学拉扎维说的对114西安电子科技大学AD9213115西安电子科技大学小旋风116西安电子科技大学芯光熠熠117西安电子科技大学反正我们都队118西安电子科技大学芯火相传119西安电子科技大学做好防护120西安电子科技大学芯闻联播121西安电子科技大学红鲤鱼与绿鲤鱼与鱼队122西安电子科技大学寸芯千功123西安电子科技大学3H小分队124西安电子科技大学探为观止125西安电子科技大学西部来电126西安电子科技大学紫极魔瞳127西安电子科技大学星星之火128西安电子科技大学芯梦启航129西安电子科技大学一只晶体管130西安电子科技大学知智创造未来131西安电子科技大学氧化镓小分队132西安电子科技大学“声声”不息133西安电子科技大学芯源翼马134西安电子科技大学怦然芯动135西安电子科技大学我的市长父亲136西安电子科技大学芯芯念念137西安电子科技大学TDTN138西安电子科技大学通信大兵139西安电子科技大学百发百中队140西安科技大学安途（Auto）141长安大学做核酸要排队142西北农林科技大学往生堂143兰州理工大学随“芯”所欲144宁波大学芯DwenDwen145宁波大学能量俘获146宁波大学HoldOn队147宁波大学NOICNOSTAR148宁波大学DC-DC迷茫小队149西安邮电大学726726150广东工业大学毛毛虫队151广东工业大学环上多项式152广东工业大学ReShaker153中国科学院大学UCAS小分队154国防科技大学JCC

赛题：大型数字设计实现中关键时序瓶颈的系统分析方法赛题数据：一个数字运算模块带库的db（居于物理实现）赛题简介在大型数字设计的实现(implementation,即综合/P&R)中，因为数据流的复杂交错、先进工艺的多重影响（寄生参数、信号串扰等）以及版图设计合理性和时钟树实现等因素的影响，设计时序报告中的违例并不一定代表着设计里最有挑战的设计瓶颈。在超高速CPU核的实现过程中，最后阶段的关键路径收敛都需要经历一段时间的艰辛细调（一般我们称为timingECO）。ECO的前期阶段的一般违例可以借助EDA工具进行自动化修复，后期遗留一般是工具自动化很难处理的复杂情况。此时工程师一般按照过往经验做细节的时序分析，然后运用多种技巧多次迭优化的方式达成时序收敛。本赛题希望可以通过一种比较系统的时序分析办法，在刨除物理设计的影响下追踪并诊断出设计的时序瓶颈。此分析的结论可以在设计实现早期或timingECO阶段提供加速设计收敛的指引。本赛题的数据采用了一个已做了初步物理实现（place&route）的富含数据运算特性（通常称datapathdesign）的模块，采用的库为虚拟的32纳米的工艺库。设计的基本信息如下表设计大小~0.16Minstance寄存器总量~8.4K设计现时钟频率666MHz具体要求第一部分：设计瓶颈分析本部分所用数据为已完成单元布局（cellplacement），时钟延迟为idealclock。参赛者需要在PT环境下读入本赛题数据，进行时序分析，检查设计里的可进一步优化时序路径，找出设计的理论频率上限。具体可优化的时序路径在此场景下假定为下列几类：1.假违例：一个时序路径下的逻辑单元，其delay为设计中其它所有同样单元的delay的平均值的2倍或以上，则该单元的delay可认为不合理，可以被替代为设计中其它所有同样单元的delay的平均值。逻辑单元的delay的平均值的获取方式：参赛者需在PT读入设计数据，然后用report_paths_of_interest.tcl（数据包里提供的脚本）产生时序报告（paths_of_interest.rpt）。参赛者可以通过tcl、perl或python分析paths_of_interest.rpt,统计出该报告里的cell类型和这些cell类型在此时序报告里的delay平均值。假违例的处理例子如下：假设参赛者通过统计，得出libcellAO221X1_LVT在本设计的平均delay为0.0497。而现有一个路径下（时序报告如图1）该cell的delay超出该平均的的2倍（如下例该cell的delay为0.1316）。此时参赛者可以通过set_annotated_delay的方式，把该cell的delay人为设为此libcell的delay的平均值，作为评估设计合理优化后该cell的delay。此时序路径的通过该处理后违例值由原来的-0.1573缩小为-0.0761（如图2）。图1图22.冗余buffer或inverter：时序路径下的冗余buffer或连续成对的inverter归类为可优化逻辑（注：冗余buffer或inverter为去除后设计功能对等且不产生新的设计实现违例如max_fanout）。该buffer或inverter假定为被移除后不引起其它部分的时序变化。例子：如图3所示，假设如下4个buffer.“x_ct_cp0_regs/clock_opt_opto_gre_mt_inst_269433”“x_ct_cp0_regs/clock_opt_opto_gre_mt_inst_269430”“x_ct_cp0_regs/clock_opt_opto_gre_mt_inst_269422”“x_ct_cp0_regs/clock_opt_opto_gre_mt_inst_269421”移除后不造设计的max_fanout违例，那么通过remove_buffer移除该4个冗余buffer后，可以得到优化后的时序，如图4。设计的违例由原-0.1507缩小为-0.0769。图3图43.时钟延迟的借用：每一个逻辑路径，最大可以往前2级或后2级通过时钟延迟的推移（借用的办法）来提升设计频率；但时钟的最大借用值不能超过时钟周期的一半。时钟延迟只能在目前时钟延迟的现有值上调整，并假定相关时钟调整只影响该路径下的launchFF寄存器或captureFF寄存器的时钟延迟，不影响其它时序。例子：如下图5所示，时序路径违例-0.0222。在逻辑路径(datapath)无法进一步有效优化的情况下，可以考虑把launch时钟延迟减小或把capture时钟延迟增长。假设该例子launch时钟延迟减小会造成前序相关的时序路径产生新的违例，而capture端的时钟延迟增长并没有造成后序的相关时序路径产生新的违例。此时我们选择后者（即通过set_clock_latency增长capture端的时钟延迟）。此优化后，新的时序如图6所示。设计从原违例-0.0222提升为正的0.0078。图5图6为了避免产生过多的分歧，参赛者需要上面1，2，3顺序进行时序优化分析。参赛者可以在PT里通过tcl脚本完成所有的分析；也可以通过PT产生文本报告，再借助perl/python程序进行分析处理。本分析部分需要产生真实的前10关键路径，此10个路径需要每个路径的launch和capture的FF寄存器和另外的9个路径都不相同。第二部分：虚拟timingECO本部分所用数据为已完成完整布局布线（placement&routing）的结果，带有完整的时钟数。参赛者根据第一部分的分析脚本或小软件，模拟P&R实现工程师在timingECO阶段所作的ECO操作，参赛者需要在PT环境下读入本赛题数据，进行时序分析，找出可被优化的时序违例路径，并判断通过虚拟ECO操作后可时序的最高频率。考虑时间和背景限制，具体可实现ECO限定为和第一部分一样的3类时序可优化情况，即假违例、冗余buffer或inverter和时钟延迟的借用。和第一部分不同的是，所用数据时钟延迟为真实延迟（nonideal），所以其中时钟延迟只能在目前时钟延迟的现有值上通过ECO（如size_cell,insert_buffer,remove_buffer等）调整。例子：如下图7所示，时序路径违例-0.0518。通过分析，launch时钟延迟为0.3572，capture时钟延迟为0.2533。在逻辑路径(datapath)无法进一步有效优化的情况下，可以考虑把launch时钟延迟减小或把capture时钟延迟增长。假设该例子launch时钟延迟减小会造成前序相关的时序路径产生新的违例，而capture端的时钟延迟增长并没有造成后序的相关时序路径产生新的违例。此时我们选择后者（即通过insert_buffer增长capture端的时钟延迟）。此优化后，新的时序如图8所示。设计从原违例-0.0518提升为正的0.0186。参赛者在第一部分的的脚本（或软件）基础上，增加代码自动产生ECO操作的所需的PTTCL脚本，ECO操作需按上述1，2，3顺序进行时序优化。自动产生出来的脚本需要在PT里执行无错，并在执行虚拟ECO后用提供的gen_rpt.tcl报出新的时序总结报告。图7图8评分标准与奖项设置赛题作品由虚拟ECO的结果和设计瓶颈分析结果分两步加计评分构成。虚拟ECO结果部分评分细则：虚拟ECO后的网表需要跟原网表功能一致（即能通过Formality的形式验证）才算有效。参赛者可以不做形式验证，命题单位会执行形式验证以确保设计合格。符合形式验证的设计以其设计频率进行打分。达到550MHz开始记分，计分有三个不同阶梯，频率越高部分，每MHz得分越高。550-600MHz区间每增加10MHz为计1分；600-700MHz区间每增加5MHz计1分；超过700Mhz，每增加2MHz计1分，不设上限。设计瓶颈分析部分评分细则：时序瓶颈分析的总运行时间不得超过2小时，分析需找出至少10条真实关键路径（真实关键路径即该路径不含有“具体要求”部分所描述的3种可优化情况，即假违例、冗余buffer或inverter和时钟延迟的借用）。运行时间超过2小时或找出真实关键路径少于10条的，此部分为0分；时序瓶颈分析的总运行时间少于2小时且找出10条或以上真实关键路径的，根据CPU运行效率高低决定1，2，3档，分别给予30分、25分、20分。奖项设置：一等奖1名，奖金人民币10000元；二等奖3名，奖金各人民币5000元.作品提交要求成果展示PPT；设计瓶颈诊察分析脚本（可用语言为tcl,perl或python）和由该脚本自动产生的虚拟ECO的PTTCL脚本；诊察的结果（前10关键路径）和虚拟ECO后用gen_rpt.tcl产生出来的时序报告。涉及软件PT（时序分析和虚拟ECO检验）（以及相应用户手册）Formality（用于形式验证检验）（以及相应用户手册）数据包报名参赛者可发送数据包申请邮件至snps_cpicic22@synopsys.com申请邮件请遵循如下格式：邮件主题：“2022创芯大赛新思科技命题数据包申请_XX大学”邮件正文请列明以下信息：申请者：申请者单位：（学院、专业、年级）联系电话：参赛队员：指导老师：命题类似项目/学习课程过往经历：（250字左右简要说明）

赛题一：利用AI技术优化模拟信号源芯片自动化测试设备（ATE）是半导体高端设备中的一类，其技术进步本身基于芯片设计与制造技术的进步，同时又存在如何使用已有芯片（有限性能）测试未来芯片（更高性能）的挑战。越发复杂的测试需求对测试设备和系统搭建提出了更高的挑战，提供超过高性能被测对象（DUT）更高性能的信号源是挑战之一。在固有物理性能极限限制下，新兴的的AI技术为我们提高信号源信号质量打开了全新的思路。我们在探索将现有硬件系统搭配AI技术得以实现性能突破的可能。要求：设计（或使用）常规正弦模拟信号源（作为待优化基础系统）建立理论解释系统工作原理（不限方式），提取系统质量关键指标（不限种类，精度，可靠性，稳定性等）使用AI算法（不限算法种类）针对系统一项（必要项）或多项（加分项）关键指标进行优化，提供：理论验证，请说明原理或公式推导优化算法源码或伪码实际系统优化先后关键指标对比标注:报名参赛的前三十只队伍凭预研方案（PPT），将获得泰瑞达提供的一套参考信号发生与采集硬件电路。预研方案中包括但不限于：描述信号源电路的设计目标；参考文献检索；描述设计思路；该硬件电路仅作为参考，参赛队伍可以自行搭建或利用已有硬件电路实现功能。参赛者可自由选择在仿真环境中完成优化设计或利用实际系统硬件平台完成优化设计，可自由选择采用MCU/ARM/DSP/FPGA/PC等任何系统实现。例如：利用提供的参考硬件电路中的D/A生成正弦信号，并利用A/D测量生成信号的主要指标（SNR，THD）。评分标准：基本信号系统描述的科学性和准确性（是否有足够理论支撑，是否考虑现实环境的影响因素）优化方案的创新性方案的最终优化效果（AI模型的性能指标，优化后信号源的指标等）预研方案，优化报告的质量；源代码或伪代码质量；提供硬件实测原始数据加分；如果参赛队伍为非首次参赛，请提供与以往方案相比的创新点与优化效果；输出要求：设计说明文档硬件电路描述，原理图，版图（可选）；AI模型描述，实现源代码或伪代码；优化原理与算法；优化结果；实测原始数据datalog（优化前，优化后）或仿真数据；系统演示视频；附录：参考硬件电路https://www.waveshare.net/shop/High-Precision-AD-DA-Board.htmAD:ADS1256,24-bit8Channel,datarateupto30ksps(TeradyneADCteamdevelopedthetestsolutionforthisdeviceonFLEXplatform:>)DA:DAC8552,16-bit2Channel,settlingtime10us赛题二：程序语言-UML时序智能生成器在集成电路行业，随着芯片设计和制造技术的进步，程序规模日益增大，越来越多的项目采用高速迭代的敏捷开发模式，由此为开发及测试人员带来项目周期短，复杂度高的挑战。如果设计一个智能分析器，以自动化分析程序的逻辑及执行流程，并生成UML的时序图，以图形的方式直观表现出程序架构，就可以有效地提高代码分析的效率，缩短项目迭代周期。要求：参赛者可自行决定要使用的开发语言；参赛者可选择任意一种程序语言作为分析对象，推荐使用C++,C#,Java,Python,Javascript或者VB等常见编程语言；完成分析对象语言的词法语法分析，并最终生成UML时序图；可使用开源的第三方库，但更鼓励参赛者自行完成词法语法分析器以及时序图生成器，评分标准根据分析工具支持的程序复杂度:一份文件，程序中只有函数，表达式，没有流程控制语句和全局对象的定义。一份文件，程序中有ifelse和loop等流程控制语句，并且有嵌套调用。多份文件，并在b的基础上增加全局变量类定义和不同文件间的类定义调用（可约束文件名和类名需一致，一个文件中至少包含一个类）。协同输出的成果物质量；设计文档的完整性及可读性；源代码的可读性；使用自主研发的语法分析器加分使用自主研发时序图生成器加分可支持多语言环境加分；如果参赛队伍为非首次参赛，请提供与以往方案相比的创新点与优化效果；输出要求：设计文档（设计文档中标明所选难度）；源代码；测试报告；工具要分析的原始代码（输入件）；UML时序图；奖项设置:一等奖（一支队伍）奖金10,000元人民币二等奖（三支队伍）奖金5,000元人民币泰瑞达公司为获奖选手提供丰富多彩的实习机会，对获奖毕业生开放各种研发类职位，并有优先录用机会。赛题专项答疑:Email地址：contest.china@teradyne.com企业命题答疑请注明：华为杯、参赛题目编号、参赛队伍信息（学校，队伍编号）、联系方式（姓名，email地址，联系电话等）、问题描述申请赛题一的参考硬件电路板请注明：请在邮件中标注邮寄信息包括：学校名称，参赛队长姓名、联系电话、配送地址

各研究生培养单位：中国研究生创“芯”大赛（以下简称“大赛”）是由教育部学位管理与研究生教育司指导，中国学位与研究生教育学会、中国科协青少年科技中心联合主办的“中国研究生创新实践系列大赛”主题赛事之一。大赛每年举办一次，今年为第五届，承办方为浙江大学杭州国际科创中心。赛事覆盖全国大部分集成电路相关专业研究生培养高校及科研院所，在促进青年创新人才成长、遴选优秀人才等方面发挥了积极作用，受到政府各部门、高等院校、企事业单位和社会媒体等方面的广泛关注和高度重视。为进一步促进产教融合协同办赛，培养研究生创新实践能力，指导参赛团队深入了解大赛内容，提升作品水平与参赛表现。2022年创芯大赛组委会将组织专场宣讲会，现征集宣讲会单位，有关情况通知如下：一、组织办法根据新冠疫情防控要求，宣讲会采用线上线下相结合方式进行，申请单位结合实际情况选择宣讲形式。其中，线上宣讲是指通过线上直播方式组织的宣讲会，主讲人与参赛师生均通过线上直播平台交流，建议有条件的培养单位组织师生线下统一地点集中参加线上宣讲会，并直播现场画面便于交流互动。线下宣讲是指进入校园以线下形式开展的宣讲会，主讲人与参赛师生均在线下面对面交流，组织线下宣讲的同时，线上同步进行现场直播。宣讲会按规模分为高校专场与地区专场。其中高校专场宣讲会原则上不少于50人，地区专场宣讲会不少于3所高校，总人数不少于150人，组委会根据各单位申报条件与时间，安排对应规模的宣讲活动。二、组织时间开始时间：2022年5月7日结束时间：不早于2022年5月31日三、宣讲内容1.2022年创芯大赛赛制讲解与备赛指导；2.企业命题讲解与行业技术分享；3.往届优秀团队经验分享；4.师生互动、自由提问。四、申请条件1.具备参与创芯大赛的相关学科与研究生数量基础；2.具有满足举办宣讲会的场地、网络等软硬件条件；3.取得校领导及研究生主管部门支持的单位优先。五、其他事项请于2022年5月7日（星期六）17:00前将《第五届中国研究生创“芯”大赛宣讲会申请表》（见附件）通过电子邮件反馈至创“芯”大赛组委会。联系人：张老师、徐老师，电话：0592-5770778；17606905288；13777889274邮件地址：cpicic@163.com特此通知。附件：第五届中国研究生创“芯”大赛宣讲会申请表中国研究生创“芯”大赛组委会清华海峡研究院（厦门）代章2022年4月24日附件（文章末尾可下载）：第五届中国研究生创“芯”大赛宣讲会申请表单位名称所属省市申请人电话邮箱参会师生数量参与形式□线上□线下组织形式□高校□地区学校简介与申请原因申请单位负责人：申请单位（盖章）附件1：关于征集第五届中国研究生创“芯”大赛入校宣讲单位的通知附件2：2022年第五届中国研究生创芯大赛宣讲会申请表

奖项设置一等奖1队，奖金人民币10000元/队；二等奖3队，奖金人民币5000元/队。日月光答疑邮箱Vera_Ch@aseglobal.com参赛要求参赛队伍项目计划书需包含：项目难点与创新、方案概述、可行性分析、人员组成与分工、开发计划等。作品提交要求1.参赛队伍将完成的作品提交至大赛官网；2.作品形式为视频/带语音讲解的PPT及必要的技术文档，其中视频及PPT时长限制在8分钟内，大小不超过120M。万物互联·共创科技未来异质整合的发展带动IC芯片的创新应用，先进封装和系统级封装SiP技术提供异质集成的解决方案，其封装架构整合多种不同芯片来扩充更好的功能和效能。随着终端产品对芯片的性能、尺寸等要求不断提高，异质整合愈显重要，先进封装和系统级封装SiP是引领未来科技电子产品应用发展的必然趋势。5G与AIoT人工智能兴起,智慧物联应用无处不在，智能检测与防疫，智慧科技与数字化时代加速前进，利用无线及低功耗处理器之SiP系统级封装解决方案平台，通过相关传感器（如9轴运动传感器、温湿度传感器、气体传感器等），采用机器学习的算法实现检测、识别、蓝牙无线互联等应用，实现万物物联，掌握异质集成的发展趋势。赛题1.智能制造，工业物联网，智慧城市/小区/校园/机场/港口/医疗的系统级封装(SiP)创新应用与设计达成环境安全、震动分析，降噪、自动控制、节能、预防保养的功能。创新有效率和最佳化智慧工厂与大数据管理的应用。健康，防疫检测，公共卫生监测系统。运动检测、情境识别、健康监测，环保、节能监测，安全监控。智慧建筑控制，监控水灾、土石流、停车与能源控制，空气品质，低碳环境等的创新应用。针对运用到SiP技术或SiP封装的芯片的作品，在基础分数之外酌情加分，加分最高不超过基础分的50%。建议使用软硬件平台：（1）WiFi，硅光子，5G网路/AR/VR应用；（2）IoTDK硬件开发板和其他传感器MEMS&SENSOR开发套件(ex.Arduino,Nucleo等)；（3）开发软件(SDK)forGCC/KeilIDE开发平台，蓝牙(BLE)软件库forMESH网络互联赛题2.小芯片(Chiplet)在先进封装上的高速互联设计描述及要求1.使用先进封装结构与技术(包括2.5D/3DIC封装、扇出型封装FanOut等)，达成小芯片间高速互联设计；2.设计一个满足HBM3电性规格的互联设计；3.TX驱动电压400mV；4.讯号速率6.4Gbps以上；5.讯号线之间的时滞(skew)<10ps；6.眼高>120Mv；7.眼宽>0.3UI使用的工具和环境1.布线设计软件：建议AllegroPackageDesigner(SIP230)，或其他；2.仿真：建议AnsysHFSS/AnsysSIWave/CadenceClarity3D，或是其他评审得分点1.布线设计分析与仿真结果(SignalIntegrity/PowerIntegrity)；2.时滞(skew)越小越好；3.Eyeopening越大越好；4.串扰越低越好；5.Powerdrop(DC/Dynamic)越小越好；6.功耗越小，得分越高输出要求1.布线设计思路；2.设计图档；3.仿真结果(S参数、眼图、DCIR-drop)；4.总结:方案优势、不足、改进建议等赛题3.6G行动通讯D-band(110GHz-170GHz)频带封装天线设计描述及要求1.使用封装基板，达成110GHz-170GHz天线阵列设计；2.设计一个Broadside多天线阵列；3.RFIC馈入点须在封装基板背面；4.频带：110GHz-170GHz；5.天线增益>12dBi；6.返回损耗>10dB；7.带宽>10GHz；8.幅射效率>75%；9.PP厚度60um，Core厚度为200或250，两者DK与DF为3.1及0.004；PP可以多层，但须对称（如：core以上两层PP，core以下也要两层PP）评审得分点1.天线布线设计分析与仿真结果；2.封装尺寸越小越好；3.基板层数越少越好；4.天线带宽越大越好；5.天线增益越高越好；6.阻抗匹配越佳越好；7.天线增益/天线面积越大越好输出要求1.天线布线设计；2.设计图档(.hfss)；3.仿真结果(S参数、2D&3D天线幅射场形图、增益与频率曲线图)；4.总结：方案优势、不足、改进建议等

奖项设置：一等奖2队，奖金10,000元/队；二等奖4队，奖金5,000元/队。赛题咨询邮箱：qa@geehy.com赛题一基于多串动力锂电池SOX（SOC、SOH、SOP）动态高精度估算的算法选题背景发展新能源是我国应对气候变化、推动绿色发展的战略举措。国家关于“四个革命、一个合作”能源安全新战略，实现碳达峰、碳中和战略目标，支撑构建新型电力系统，加快推动新型储能高质量规模化发展要求，催生了新能源大发展的机会。锂离子电池作为储能单元在新能源领域得到广泛应用。然而，锂离子电池系统具备容量大、串并联节数多，系统复杂的特点，加之安全性、耐久性、动力性等性能要求高、实现难度大，因此成为影响新能源推广普及的瓶颈。电池管理系统（BMS）的重要任务是保证电池系统的设计性能，主要可分解成安全性、耐久性、动力性三大方面。BMS由各类传感器、执行器、控制器以及信号线等组成，为满足相关的标准或规范，BMS功能需求包括电池电压、电流、温度等模拟量测量、采样频率同步性、SOC、SOH、SOP估算等等。本命题重点考察BMS的设计性能优化方案，旨在以较低的资源开销，实现或提高相关SOX的精度，保证电池系统的安全性和使用寿命，同时提高功率的识别度，优化功率的输入输出平滑性，提高系统工作的稳定性。输出要求算法设计文档（包含流程图，输入、输出）MATLAB算法代码以及仿真报告针对配套的算法，对芯片关键指标定义输出结论报告描述及要求多串锂电池范围：2-100串（可选，可选用MATLABSIMULINK内置锂电池模型）电池全寿命过程中SOC估算精度4%；SOH估算精度8%；SOP估算精度4%；针对影响算法的芯片关键指标（ADC采样精度、采样频率、算法复杂度）），做出优化提出假设找出瓶颈提出思路验证思路评审得分点：基础分：序号类型分值要求描述备注1MATLAB建模、仿真65实现MATLAB建模、仿真使用60-100串，得65满分使用30-60串，得50分使用2-30串，得40分3SOC精度（X）5实现3.5%≤X＜4%4SOH精度（Y)5实现6%≤Y＜8%5SOP精度（Z)5实现3.5%≤Z＜4%6ADC采样精度10采样精度≤14bit7采样频率10采样频率≤4Hz（电池全部测量完一次）基础总分100*以使用60-100串建模为例附加分：序号类型分值要求描述备注1建模分15自行建模锂电池模型2SOC精度（X）优化10实现3%≤X＜3.5%320实现X＜3%4SOH精度（Y）优化10实现5%≤Y＜6%520实现Y＜5%6SOP精度（Z）优化10实现3%≤Z＜3.5%720实现Z＜3%8ADC采样精度优化10采样精度＜14bit采样精度越低，可获得越多额外加分，单项满分10分9采样频率优化10采样频率＜4Hz采样频率越低，可获得越多额外加分，单项满分10分10创新分5算法创新度根据算法创新度加分，单项满分5分最高附加分合计100参考文档[1]陈翼星.锂电池SOC估计算法研究[D].西南交通大学,2018[2]刘熹,李琳,刘海龙.动力型锂电池SOC与SOH协同估计[J].太赫兹科学与电子信息学报,2020,18(04):750-755赛题二高响应性信号处理SoC架构设计优化选题背景高性能数模混合控制芯片是工业4.0落地的一个重要基础，大量的工业闭环控制，比如机械臂、滑轨、AGV等应用，都需要芯片来实现高速精准控制。高性能数模混合控制芯片的其中一个难点，是如何对采集到的模拟信号进行高效预处理。这里涉及到高响应性信号处理SoC架构的创新。下图描述了工业级常见的处理架构，以及存在的痛点。这个竞赛题目，希望同学们可以发挥创造力，解决这个痛点。输出要求完成架构起草输出RTL代码仿真报告输出FPGA原型机输出性能、资源评估报告描述及要求基于ArmCortexM0+、8051或者性能相当的RISC-V处理器内核实现数模混合信号处理芯片TMU运算模块建模，实现CORDIC算法加速，支持各类三角函数运算硬件CORDIC加速（atan函数）的实现（性能/功耗/面积的考虑）TMU和ADC之间的数据通信（降低CPU的吞吐）TMU需要包含APB控制接口12bit12MHzSARADC模块建模，只要实现最简单的寻址、握手、数据交互功能ADC模块包括（参考下图）：（1）ADC功能建模（模拟输入（real变量）→数字输出（寄存器变量）（2）ADC时序建模（启动数据转换→转换完成数据写入寄存器→输出标记或中断）（3）根据所选用的ADC架构正确描述ADC的数据转换时间（4）ADC模块属于APB总线上的IP，需要包含APB控制接口4.拼接后的系统，要求能实现上图“数据处理流程图”的功能，抽象的计算通路如下：为了鼓励同学们探索更大的优化空间，可参考如下典型算法流程图A/B对架构进行优化。鼓励同学们实现完整的PID算法。5.针对延时、处理器效率、面积、可迁移性4点做优化创新（1）提出假设（2）找出瓶颈（3）提出思路（4）验证思路评审得分点序号类型分值要求描述备注1基础得分60完成基于传统架构的信号处理SoC芯片，实现算法A与算法B的主要功能，在给定50MHz时钟频率下测量实现算法A与算法B所消耗的总时间，给出详细的设计报告与性能测试方案。(1)在实现算法A时，要求进行atan运算求出θ值在-90到90度以内精度做到误差不超过3%。(2)在实现算法B时，要求完成PID算法中的P、I、D三个运算功能，并且系数可调，针对0到2048的输入阶跃能跟随收敛。2延迟测评附加分16相比于原始版本的架构设计，在50Mhz频率下完成A/B算法一次完整运算所用时间减少的比重，给出详细的对比报告和分析报告，指出不同的优化技术对延迟优化的贡献。优化方案经评审方判断有效无虚报后进行排名，优化后所用时间越少排名越靠前。第一名得16分满分，第二名得8分，第三名得4分，其余队伍不加分3效率测评附加分12减少运算过程中CPU介入的机器周期优化后CPU介入时间越少排名越靠前。第一名得12分满分，第二名得6分，第三名得3分，其余队伍不加分4面积测评附加分8输出FPGA综合报告LogicElement数量越少排名越靠前。第一名得8分满分，第二名得4分，第三名得2分，其余队伍不加分5可迁移性测评附加分4兼容不同内核平台数量越多，排名越靠前（可并列）。第一名得4分满分，第二名得2分，第三名得1分，其余队伍不加分最高总分100评审方对测试结果有所怀疑时，参赛选手需按评审方提出的意见补充测试并给出解释如果未完全实现某项功能，根据技术报告的内容酌情给分附：【1】CORDIC.CORDIC（CoordinateRotationDigitalComputer）算法即坐标旋转数字计算方法，是J.D.Volder1于1959年首次提出，主要用于三角函数、双曲线、指数、对数的计算。.该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。【2】LPF算法，可以参考公式Y(k)=Y(k-1)+LPF_Coefficient*(X(k)–Y(k-1))参考文档：CORDICVLSI-IPfordeeplearningactivationfunctions,githubhttps://github.com/srohit0/CORDICHeshengWang,DigitalPIDcontrolalgorithm，DepartmentofAutomation,SJTU,2016https://robotics.sjtu.edu.cn/upload/course/1/files/Chapter51.pdf

赛题答疑邮箱zhengwenbin.zwb@alibaba-inc.com平头哥企业命题专项奖设置一等奖1队，奖金10000元二等奖3队，奖金5000元赛题：基于开源E902处理器构建双核TEE安全解决方案赛题描述：随着物联网(IOT)的高速发展，信息安全问题突显，可信执行环境（TrustedExecutionEnvironment，TEE）是保障信息安全的有效手段，因此在RISC-V处理器上构建TEE的安全能力是眼下最热门的话题。本赛题旨在利用平头哥开源的RISC-V处理器（E902）设计一个支持TEE的最小系统，为RISC-V处理器构建TEE的安全原型。双核TEE安全架构中，其中一个E902核心用作安全核，运行安全世界程序，另一个E902核心用作非安全核，运行非安全世界程序。通过双核方案实现CPU在物理上的隔离，保证非安全核无法访问安全世界的资源，包括内存和MMIO。E902安全核和非安全核之间的通信需要用到mailbox设备，安全世界的mailbox属于安全设备，非安全世界的mailbox属于非安全设备。系统从安全核上启动，完成安全配置后才能启动非安全核。参考建议：在E902非安全核后面接一个地址访问防火墙，比如IOPMP，用于约束非安全E902核对内存、MMIO的访问。提交内容：1）作品展示，包括技术创新、项目内容和后续工作2）设计报告：项目背景系统架构和安全方案，包含处理器、内存、I/O和调试的隔离方案，安全启动流程，以及关键模块的描述功能仿真、FPGA测试结果总结参考文献和团队介绍3）设计代码：SoC平台代码安全启动代码TEE/REE软件栈参考平台：SoC平台可参考开源的无剑平台（https://occ.t-head.cn/development/chip），FPGA开发平台可选择XilinxFPGA。评分标准：评分级别功能实现得分基础任务SoC至少包括基础双核E902+存储（SRAM）+IO(2个串口)30每个E902核分别运行独立的软件程序，并从串口输出打印信息30SoC实现BootROM，实现安全启动机制，比如:BootROM->TEECode->REECode20中级任务BootROM实现从安全串口加载程序10SoC实现Mailbox，双核E902通过Mailbox建立核间通信10SoC实现IOPMP，通过IOPMP来控制E902非安全核的对内存(SRAM)、MMIO(如串口)的访问权限10高级任务SoC实现Crypto加解密模块，实现硬件AES、RSA加解密算法，用于加速对程序的解密和验签，并通过IOPMP控制Crypto引擎的访问权限20设计报告设计报告应详细阐述技术方案，尤其需要突出如何实现中、高级任务的技术要点，报告应结构清晰、逻辑流畅、详略得当。10技术路线在实现中、高级任务时，应于现有的常规技术路线进行对比。如果在技术路线上有成功的改进或突破，可以根据技术路线的先进性判别得分。10总分150所有任务，功能每实现一项，即可得到该项所有分数如果未完全实现某项功能，根据技术报告的内容酌情给分

"华为杯"第五届中国研究生创"芯"大赛参赛邀请函点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=8417b2eea8444a65b303507ee5fdb41c"华为杯"第五届中国研究生创"芯"大赛参赛说明点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=26e4b7844175479dace68f656e5fa03c"华为杯"第五届中国研究生创"芯"大赛PPT模版点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=cd14bf1fff9f4893b566f108fdecba34"华为杯"第五届中国研究生创"芯"大赛成果清单Excel模版点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=89e255c29cc84acaacd912c9f6fba94d"华为杯"第五届中国研究生创"芯"大赛海报点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=30d8c021db1f43d2ae3c7f5b4d1e4362华为企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ded10d8a7e964fc48c2ef46d201d6a9f华为企业命题专项奖：特等奖两队，每队奖金10000元+10000元华为产品；一等奖五队，每队奖金10000元；二等奖十二队，每队奖金5000元。格科微企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=52b3539603f24e8188e09eabb4020855格科微企业命题专项奖：一等奖两队，奖金10000元；二等奖五队，奖金5000元。新思科技企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=2224378c266047bfa5e03b9158999051新思科技企业命题专项奖：一等奖一名，奖金人民币10000元；二等奖三名，奖金各人民币5000元。Cadence企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=5a3f02459e47403e96bf8df9d5278df5Cadence企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金5000元。日月光企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=b0878a1bbbd2485fa27207c2bf64b997日月光Sip专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。艾为电子企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=e66b055aeeee4038a0efc9597c300828艾为电子企业命题专项奖：一等奖两队，奖金10000元；二等奖四队，奖金各5000元。泰瑞达企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=bbda4d3ba51447fda4beeb45d9310187泰瑞达企业命题专项奖：一等奖一队，奖金10,000元；二等奖三队，奖金各5,000元。华大九天企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=b4ae74fab37043f6bc12d44efc42506e华大九天企业命题专项奖：一等奖两队，奖金10000元；二等奖四队，奖金5000元。京微齐力企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=8b6c9c30237746769f0d2e17f1294c3d京微齐力企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金5000元。极海半导体企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=5f46942667714c71b20ba0ed99aa8313极海半导体企业命题专项奖：一等奖两队，奖金各10,000元；二等奖四队，奖金各5,000元。平头哥企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=4b36f05c9eac4590a9799b23f8a4197f平头哥企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。

一、报名流程总览二、账号分类1.组委会账号：进行二级审核。2.参赛单位管理员账号：审核本单位报名信息。3.队长账号：申报资料的主账户，可修改队伍信息，提交作品。4.老师及队员账号：同意邀请后只能修改个人资料。三、报名页面指南参赛学生及指导老师在报名前需先注册相应帐号。由队长发起组队，选择赛题，并邀请队员及指导老师，队员及指导老师将收到短信通知，并至报名系统接受邀请，全队在报名系统中接受邀请后，队长可提交报名。参赛单位管理员将审核报名信息，审核通过后方可提交初赛作品。1.账户注册教师账户注册：队长及队员账户注册：2.队长组队并提交作品注意：发起组队需由队长完成，队员及指导老师只需通过组队邀请，请勿发起组队，否则将导致系统混乱。建议使用Chrome浏览器、360浏览器或IE浏览器。队长登录系统并选择相应赛事（创“芯”大赛），点击命题后可看到具体赛题要求，赛题选定后不可修改：确认队长个人信息：填写队伍信息：邀请团队成员：邀请团队成员需要输入成员手机号码及姓名，确认输入无误后队员及指导老师界面可收到邀请消息队员及指导老师界面可在【我的赛事】功能页面中选择接受邀请：队员及老师接受邀请后，队长登录系统确认无误后进入【我的赛事】功能进行提交报名操作并提交报名：待资格审核通过后，队长可提交初赛作品：至此，报名及初赛作品提交流程结束。

一、时间及地点报名启动时间：2022年4月1日报名截止时间：2022年6月20日初赛作品提交截止时间：2022年6月24日决赛时间：2022年7月29日-8月1日决赛地点：浙江大学杭州国际科创中心二、参赛办法1.中国大陆、港澳台地区在读研究生（硕士生和博士生，含留学生）和已获得研究生入学资格的大四本科生（需提供学校保研、录取证明）及国外高校在读研究生均可参赛。2.以参赛队为基本报名单位，每个参赛队由两至三名学生组成。每个参赛队可选指导教师一名或两名，设置队长一名。每位指导教师至多指导三个参赛队，每位参赛队员只能加入一个参赛队。3.大赛官网：https://cpipc.acge.org.cn/cw/hp/10。参赛队在大赛官网上注册、完善报名信息、组队。参赛队所在研究生培养单位进行资格审核后，参赛队在官网上提交参赛作品。4.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。对于选择企业公开命题的参赛队，其作品将由企业进行评审。企业公开命题的要求详见官网。5.报名截止日期为6月20日，作品上传截止日期为6月24日。三、作品要求1.参赛作品面向集成电路设计方向、半导体器件与工艺方向与EDA算法与工具设计方向，可以结合研究课题，提交相关的创意、创新或创业作品，具体方向与细分领域如下：集成电路设计方向细分领域：模拟、数据转换器、数字系统与电路、图像MEMS医疗显示等接口、机器学习与人工智能、存储、电源管理、射频技术与无线系统、有线传输、前沿领域与交叉学科。半导体器件与工艺方向细分领域：先进逻辑器件、新兴电子器件、存储器、射频器件、光电子器件、功率器件、传感器、MEMS及生物电子器件。EDA算法与工具设计方向不再进行领域细分。2.参赛作品所属细分领域可以是一到两个，参赛队认为作品涉及除报名题目外的其他领域，可在作品提交时具体标注。3.参赛作品为带语音讲解的PPT和附件。附件包括但不限于参赛团队照片、必要的技术文档、样机照片等。创“芯”大赛不要求参赛队伍提交实物。4.PPT是初赛评审的主要依据，包括但不限于应用背景、设计原理、创新创意、功能/性能演示等内容，PPT必须提前录制语音讲解，并可以动画、视频等形式展示，播放时间不超过8分钟。5.参赛团队照片2张，其中全体成员（包括指导教师）合影1张，全体成员在参赛单位标志物前合影1张，单个图片大小不超过2MB。6.将PPT和附件打包在一个文件夹中并压缩，命名为“参赛单位-参赛队-作品名称-细分领域1（必选）-细分领域2（可选）”并提交至大赛官网。7.参赛队伍需将作品成果按照大赛规定的格式提供成果表格（包括：论文、专利、学术奖项），如参赛队伍所提交成果中含有他人成果（三位参赛队员名字均不在作者名单中），即视为审查不通过，按0分记。成果为学术性成果或者奖励，学生参与的项目不能算做成果。8、曾在往届创“芯”大赛中获得过二等奖及以上奖项的队伍，需在作品文件中标明获奖成果与获奖后新完成的工作。参赛队伍在其他赛事上获奖的队伍也需标注所获奖项。9.鉴于创“芯”大赛作品的特点，需要保密的内容不得在作品设计PPT和附件中体现。10.不限制参赛作品所使用工具的品牌，型号和版本，由参赛队自行选择，所使用软硬件工具的品牌不影响竞赛成绩。五、评审办法1.创“芯”大赛分为两级评审：初赛评审和决赛评审。初赛评审采用网络或会议评审的方式进行。决赛为现场赛，采用答题、答辩及竞演相结合的方式进行。2.初赛评审方式不要求参赛队员到达评审现场，评委通过参赛作品的电子文档进行评审。如有需要，评委可要求参赛队员通过QQ、微信等通讯工具进行视频、语音远程答辩，以求对参赛队和参赛作品充分了解，做出合理的评审决定。3.创“芯”大赛决赛包括三个环节：答题、答辩、竞演。4.答题环节。该环节由基础题及上机设计两部分组成。参赛队的每位成员须独立完成基础题，其平均分作为参赛队的基础题成绩；上机设计题分为集成电路设计类、半导体器件与工艺类及EDA算法与工具设计类，具体题目设置详见决赛通知，参赛队任选其中一个方向并集体完成。此环节的综合成绩排名前50名的参赛队伍晋级答辩环节，其他参赛队伍不参加答辩环节。5.答辩环节。所有晋级的参赛队参加答辩环节，答辩内容为初赛阶段提交的参赛作品的现场演讲，并回答评委的提问。选取前15个队伍参加竞演环节。6.竞演环节：每个参赛队进行路演，并回答评委问题，由评委及现场观众共同打分，得出最终名次。前3名为本届创“芯”之星荣誉的获得者。六、奖项设置和奖励办法1.创“芯”大赛决赛设团队一等奖、二等奖、三等奖，优秀指导教师奖，优秀组织奖等奖项。2.团队一等奖15名，前三名队伍获得“创芯之星”荣誉称号，奖金5万元，获奖证书、奖杯，其余队伍获得奖金2万元，获奖证书；团队二等奖35名，奖金8千元，获奖证书；团队三等奖若干名，获奖证书；最佳指导教师奖若干名，获奖证书；优秀组织奖若干名，获奖证书；3.企业命题包括华为企业命题、格科微企业命题、新思科技企业命题、Cadence企业命题、日月光企业命题、艾为电子企业命题、泰瑞达企业命题、华大九天企业命题、京微齐力企业命题、极海半导体企业命题、平头哥企业命题共十一项。企业命题专项奖设立如下：华为企业命题专项奖：特等奖两队，每队奖金10000元+10000元华为产品；一等奖五队，每队奖金10000元；二等奖十二队，每队奖金5000元。格科微企业命题专项奖：一等奖两队，奖金各10000元；二等奖五队，奖金各5000元。新思科技企业命题专项奖：一等奖一队，奖金10000元；二等奖三名，奖金各5000元。Cadence企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。日月光Sip专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。艾为电子企业命题专项奖：一等奖两队，奖金各10000元；二等奖四队，奖金各5000元。泰瑞达企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。华大九天企业命题专项奖：一等奖两队，奖金各10000元；二等奖四队，奖金各5000元。京微齐力企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。极海半导体企业命题专项奖：一等奖两队，奖金各10,000元；二等奖四队，奖金各5,000元。平头哥企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。4.决赛各个奖项均获得由组委会统一颁发荣誉证书。七、其他1.决赛期间，参赛队餐费、住宿费由组委会负责，差旅费等其它费用自理。2.不能组队参加本届竞赛的单位可以派员进行观摩，每个单位可派1-2名代表，观摩人员交通费和住宿费用自理，承办单位将提供有关方便。具体观摩方案请关注后续通知。3.进入决赛的参赛队必须自带电脑（及网线转接口）。决赛现场将为每个参赛队伍提供3个标准有线网络接口，可连接至大赛服务器。大赛服务器所需接口软件及服务器内安装的软件列表将于决赛前提供，请关注后续通知。4.根据新冠病毒疫情防控情况和教育部有关要求，结合大赛评审的实际需要，部分赛事时间节点可能会产生变化，具体时间调整另行通知，相关事宜详见大赛官方网站。5.大赛解释权归大赛组委会。八、大赛组委会联系方式秘书处联系人：张逸轩联系电话：0592-5776165；17606905288邮件地址：cpicic@163.com单位：清华海峡研究院承办单位联系人：徐晟联系电话：13777889274邮箱：shengxu@zju.edu.cn单位：浙江大学杭州国际科创中心