奖项设置：一等奖2队，奖金10,000元/队；二等奖4队，奖金5,000元/队。赛题咨询邮箱：qa@geehy.com赛题一基于多串动力锂电池SOX（SOC、SOH、SOP）动态高精度估算的算法选题背景发展新能源是我国应对气候变化、推动绿色发展的战略举措。国家关于“四个革命、一个合作”能源安全新战略，实现碳达峰、碳中和战略目标，支撑构建新型电力系统，加快推动新型储能高质量规模化发展要求，催生了新能源大发展的机会。锂离子电池作为储能单元在新能源领域得到广泛应用。然而，锂离子电池系统具备容量大、串并联节数多，系统复杂的特点，加之安全性、耐久性、动力性等性能要求高、实现难度大，因此成为影响新能源推广普及的瓶颈。电池管理系统（BMS）的重要任务是保证电池系统的设计性能，主要可分解成安全性、耐久性、动力性三大方面。BMS由各类传感器、执行器、控制器以及信号线等组成，为满足相关的标准或规范，BMS功能需求包括电池电压、电流、温度等模拟量测量、采样频率同步性、SOC、SOH、SOP估算等等。本命题重点考察BMS的设计性能优化方案，旨在以较低的资源开销，实现或提高相关SOX的精度，保证电池系统的安全性和使用寿命，同时提高功率的识别度，优化功率的输入输出平滑性，提高系统工作的稳定性。输出要求算法设计文档（包含流程图，输入、输出）MATLAB算法代码以及仿真报告针对配套的算法，对芯片关键指标定义输出结论报告描述及要求多串锂电池范围：2-100串（可选，可选用MATLABSIMULINK内置锂电池模型）电池全寿命过程中SOC估算精度4%；SOH估算精度8%；SOP估算精度4%；针对影响算法的芯片关键指标（ADC采样精度、采样频率、算法复杂度）），做出优化提出假设找出瓶颈提出思路验证思路评审得分点：基础分：序号类型分值要求描述备注1MATLAB建模、仿真65实现MATLAB建模、仿真使用60-100串，得65满分使用30-60串，得50分使用2-30串，得40分3SOC精度（X）5实现3.5%≤X＜4%4SOH精度（Y)5实现6%≤Y＜8%5SOP精度（Z)5实现3.5%≤Z＜4%6ADC采样精度10采样精度≤14bit7采样频率10采样频率≤4Hz（电池全部测量完一次）基础总分100*以使用60-100串建模为例附加分：序号类型分值要求描述备注1建模分15自行建模锂电池模型2SOC精度（X）优化10实现3%≤X＜3.5%320实现X＜3%4SOH精度（Y）优化10实现5%≤Y＜6%520实现Y＜5%6SOP精度（Z）优化10实现3%≤Z＜3.5%720实现Z＜3%8ADC采样精度优化10采样精度＜14bit采样精度越低，可获得越多额外加分，单项满分10分9采样频率优化10采样频率＜4Hz采样频率越低，可获得越多额外加分，单项满分10分10创新分5算法创新度根据算法创新度加分，单项满分5分最高附加分合计100参考文档[1]陈翼星.锂电池SOC估计算法研究[D].西南交通大学,2018[2]刘熹,李琳,刘海龙.动力型锂电池SOC与SOH协同估计[J].太赫兹科学与电子信息学报,2020,18(04):750-755赛题二高响应性信号处理SoC架构设计优化选题背景高性能数模混合控制芯片是工业4.0落地的一个重要基础，大量的工业闭环控制，比如机械臂、滑轨、AGV等应用，都需要芯片来实现高速精准控制。高性能数模混合控制芯片的其中一个难点，是如何对采集到的模拟信号进行高效预处理。这里涉及到高响应性信号处理SoC架构的创新。下图描述了工业级常见的处理架构，以及存在的痛点。这个竞赛题目，希望同学们可以发挥创造力，解决这个痛点。输出要求完成架构起草输出RTL代码仿真报告输出FPGA原型机输出性能、资源评估报告描述及要求基于ArmCortexM0+、8051或者性能相当的RISC-V处理器内核实现数模混合信号处理芯片TMU运算模块建模，实现CORDIC算法加速，支持各类三角函数运算硬件CORDIC加速（atan函数）的实现（性能/功耗/面积的考虑）TMU和ADC之间的数据通信（降低CPU的吞吐）TMU需要包含APB控制接口12bit12MHzSARADC模块建模，只要实现最简单的寻址、握手、数据交互功能ADC模块包括（参考下图）：（1）ADC功能建模（模拟输入（real变量）→数字输出（寄存器变量）（2）ADC时序建模（启动数据转换→转换完成数据写入寄存器→输出标记或中断）（3）根据所选用的ADC架构正确描述ADC的数据转换时间（4）ADC模块属于APB总线上的IP，需要包含APB控制接口4.拼接后的系统，要求能实现上图“数据处理流程图”的功能，抽象的计算通路如下：为了鼓励同学们探索更大的优化空间，可参考如下典型算法流程图A/B对架构进行优化。鼓励同学们实现完整的PID算法。5.针对延时、处理器效率、面积、可迁移性4点做优化创新（1）提出假设（2）找出瓶颈（3）提出思路（4）验证思路评审得分点序号类型分值要求描述备注1基础得分60完成基于传统架构的信号处理SoC芯片，实现算法A与算法B的主要功能，在给定50MHz时钟频率下测量实现算法A与算法B所消耗的总时间，给出详细的设计报告与性能测试方案。(1)在实现算法A时，要求进行atan运算求出θ值在-90到90度以内精度做到误差不超过3%。(2)在实现算法B时，要求完成PID算法中的P、I、D三个运算功能，并且系数可调，针对0到2048的输入阶跃能跟随收敛。2延迟测评附加分16相比于原始版本的架构设计，在50Mhz频率下完成A/B算法一次完整运算所用时间减少的比重，给出详细的对比报告和分析报告，指出不同的优化技术对延迟优化的贡献。优化方案经评审方判断有效无虚报后进行排名，优化后所用时间越少排名越靠前。第一名得16分满分，第二名得8分，第三名得4分，其余队伍不加分3效率测评附加分12减少运算过程中CPU介入的机器周期优化后CPU介入时间越少排名越靠前。第一名得12分满分，第二名得6分，第三名得3分，其余队伍不加分4面积测评附加分8输出FPGA综合报告LogicElement数量越少排名越靠前。第一名得8分满分，第二名得4分，第三名得2分，其余队伍不加分5可迁移性测评附加分4兼容不同内核平台数量越多，排名越靠前（可并列）。第一名得4分满分，第二名得2分，第三名得1分，其余队伍不加分最高总分100评审方对测试结果有所怀疑时，参赛选手需按评审方提出的意见补充测试并给出解释如果未完全实现某项功能，根据技术报告的内容酌情给分附：【1】CORDIC.CORDIC（CoordinateRotationDigitalComputer）算法即坐标旋转数字计算方法，是J.D.Volder1于1959年首次提出，主要用于三角函数、双曲线、指数、对数的计算。.该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。【2】LPF算法，可以参考公式Y(k)=Y(k-1)+LPF_Coefficient*(X(k)–Y(k-1))参考文档：CORDICVLSI-IPfordeeplearningactivationfunctions,githubhttps://github.com/srohit0/CORDICHeshengWang,DigitalPIDcontrolalgorithm，DepartmentofAutomation,SJTU,2016https://robotics.sjtu.edu.cn/upload/course/1/files/Chapter51.pdf

赛题答疑邮箱zhengwenbin.zwb@alibaba-inc.com平头哥企业命题专项奖设置一等奖1队，奖金10000元二等奖3队，奖金5000元赛题：基于开源E902处理器构建双核TEE安全解决方案赛题描述：随着物联网(IOT)的高速发展，信息安全问题突显，可信执行环境（TrustedExecutionEnvironment，TEE）是保障信息安全的有效手段，因此在RISC-V处理器上构建TEE的安全能力是眼下最热门的话题。本赛题旨在利用平头哥开源的RISC-V处理器（E902）设计一个支持TEE的最小系统，为RISC-V处理器构建TEE的安全原型。双核TEE安全架构中，其中一个E902核心用作安全核，运行安全世界程序，另一个E902核心用作非安全核，运行非安全世界程序。通过双核方案实现CPU在物理上的隔离，保证非安全核无法访问安全世界的资源，包括内存和MMIO。E902安全核和非安全核之间的通信需要用到mailbox设备，安全世界的mailbox属于安全设备，非安全世界的mailbox属于非安全设备。系统从安全核上启动，完成安全配置后才能启动非安全核。参考建议：在E902非安全核后面接一个地址访问防火墙，比如IOPMP，用于约束非安全E902核对内存、MMIO的访问。提交内容：1）作品展示，包括技术创新、项目内容和后续工作2）设计报告：项目背景系统架构和安全方案，包含处理器、内存、I/O和调试的隔离方案，安全启动流程，以及关键模块的描述功能仿真、FPGA测试结果总结参考文献和团队介绍3）设计代码：SoC平台代码安全启动代码TEE/REE软件栈参考平台：SoC平台可参考开源的无剑平台（https://occ.t-head.cn/development/chip），FPGA开发平台可选择XilinxFPGA。评分标准：评分级别功能实现得分基础任务SoC至少包括基础双核E902+存储（SRAM）+IO(2个串口)30每个E902核分别运行独立的软件程序，并从串口输出打印信息30SoC实现BootROM，实现安全启动机制，比如:BootROM->TEECode->REECode20中级任务BootROM实现从安全串口加载程序10SoC实现Mailbox，双核E902通过Mailbox建立核间通信10SoC实现IOPMP，通过IOPMP来控制E902非安全核的对内存(SRAM)、MMIO(如串口)的访问权限10高级任务SoC实现Crypto加解密模块，实现硬件AES、RSA加解密算法，用于加速对程序的解密和验签，并通过IOPMP控制Crypto引擎的访问权限20设计报告设计报告应详细阐述技术方案，尤其需要突出如何实现中、高级任务的技术要点，报告应结构清晰、逻辑流畅、详略得当。10技术路线在实现中、高级任务时，应于现有的常规技术路线进行对比。如果在技术路线上有成功的改进或突破，可以根据技术路线的先进性判别得分。10总分150所有任务，功能每实现一项，即可得到该项所有分数如果未完全实现某项功能，根据技术报告的内容酌情给分

"华为杯"第五届中国研究生创"芯"大赛参赛邀请函点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=8417b2eea8444a65b303507ee5fdb41c"华为杯"第五届中国研究生创"芯"大赛参赛说明点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=26e4b7844175479dace68f656e5fa03c"华为杯"第五届中国研究生创"芯"大赛PPT模版点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=cd14bf1fff9f4893b566f108fdecba34"华为杯"第五届中国研究生创"芯"大赛成果清单Excel模版点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=89e255c29cc84acaacd912c9f6fba94d"华为杯"第五届中国研究生创"芯"大赛海报点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=30d8c021db1f43d2ae3c7f5b4d1e4362华为企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ded10d8a7e964fc48c2ef46d201d6a9f华为企业命题专项奖：特等奖两队，每队奖金10000元+10000元华为产品；一等奖五队，每队奖金10000元；二等奖十二队，每队奖金5000元。格科微企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=52b3539603f24e8188e09eabb4020855格科微企业命题专项奖：一等奖两队，奖金10000元；二等奖五队，奖金5000元。新思科技企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=2224378c266047bfa5e03b9158999051新思科技企业命题专项奖：一等奖一名，奖金人民币10000元；二等奖三名，奖金各人民币5000元。Cadence企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=5a3f02459e47403e96bf8df9d5278df5Cadence企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金5000元。日月光企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=b0878a1bbbd2485fa27207c2bf64b997日月光Sip专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。艾为电子企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=e66b055aeeee4038a0efc9597c300828艾为电子企业命题专项奖：一等奖两队，奖金10000元；二等奖四队，奖金各5000元。泰瑞达企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=bbda4d3ba51447fda4beeb45d9310187泰瑞达企业命题专项奖：一等奖一队，奖金10,000元；二等奖三队，奖金各5,000元。华大九天企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=b4ae74fab37043f6bc12d44efc42506e华大九天企业命题专项奖：一等奖两队，奖金10000元；二等奖四队，奖金5000元。京微齐力企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=8b6c9c30237746769f0d2e17f1294c3d京微齐力企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金5000元。极海半导体企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=5f46942667714c71b20ba0ed99aa8313极海半导体企业命题专项奖：一等奖两队，奖金各10,000元；二等奖四队，奖金各5,000元。平头哥企业命题doc文档点击链接下载http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=4b36f05c9eac4590a9799b23f8a4197f平头哥企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。

一、报名流程总览二、账号分类1.组委会账号：进行二级审核。2.参赛单位管理员账号：审核本单位报名信息。3.队长账号：申报资料的主账户，可修改队伍信息，提交作品。4.老师及队员账号：同意邀请后只能修改个人资料。三、报名页面指南参赛学生及指导老师在报名前需先注册相应帐号。由队长发起组队，选择赛题，并邀请队员及指导老师，队员及指导老师将收到短信通知，并至报名系统接受邀请，全队在报名系统中接受邀请后，队长可提交报名。参赛单位管理员将审核报名信息，审核通过后方可提交初赛作品。1.账户注册教师账户注册：队长及队员账户注册：2.队长组队并提交作品注意：发起组队需由队长完成，队员及指导老师只需通过组队邀请，请勿发起组队，否则将导致系统混乱。建议使用Chrome浏览器、360浏览器或IE浏览器。队长登录系统并选择相应赛事（创“芯”大赛），点击命题后可看到具体赛题要求，赛题选定后不可修改：确认队长个人信息：填写队伍信息：邀请团队成员：邀请团队成员需要输入成员手机号码及姓名，确认输入无误后队员及指导老师界面可收到邀请消息队员及指导老师界面可在【我的赛事】功能页面中选择接受邀请：队员及老师接受邀请后，队长登录系统确认无误后进入【我的赛事】功能进行提交报名操作并提交报名：待资格审核通过后，队长可提交初赛作品：至此，报名及初赛作品提交流程结束。

一、时间及地点报名启动时间：2022年4月1日报名截止时间：2022年6月20日初赛作品提交截止时间：2022年6月24日决赛时间：2022年7月29日-8月1日决赛地点：浙江大学杭州国际科创中心二、参赛办法1.中国大陆、港澳台地区在读研究生（硕士生和博士生，含留学生）和已获得研究生入学资格的大四本科生（需提供学校保研、录取证明）及国外高校在读研究生均可参赛。2.以参赛队为基本报名单位，每个参赛队由两至三名学生组成。每个参赛队可选指导教师一名或两名，设置队长一名。每位指导教师至多指导三个参赛队，每位参赛队员只能加入一个参赛队。3.大赛官网：https://cpipc.acge.org.cn/cw/hp/10。参赛队在大赛官网上注册、完善报名信息、组队。参赛队所在研究生培养单位进行资格审核后，参赛队在官网上提交参赛作品。4.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。对于选择企业公开命题的参赛队，其作品将由企业进行评审。企业公开命题的要求详见官网。5.报名截止日期为6月20日，作品上传截止日期为6月24日。三、作品要求1.参赛作品面向集成电路设计方向、半导体器件与工艺方向与EDA算法与工具设计方向，可以结合研究课题，提交相关的创意、创新或创业作品，具体方向与细分领域如下：集成电路设计方向细分领域：模拟、数据转换器、数字系统与电路、图像MEMS医疗显示等接口、机器学习与人工智能、存储、电源管理、射频技术与无线系统、有线传输、前沿领域与交叉学科。半导体器件与工艺方向细分领域：先进逻辑器件、新兴电子器件、存储器、射频器件、光电子器件、功率器件、传感器、MEMS及生物电子器件。EDA算法与工具设计方向不再进行领域细分。2.参赛作品所属细分领域可以是一到两个，参赛队认为作品涉及除报名题目外的其他领域，可在作品提交时具体标注。3.参赛作品为带语音讲解的PPT和附件。附件包括但不限于参赛团队照片、必要的技术文档、样机照片等。创“芯”大赛不要求参赛队伍提交实物。4.PPT是初赛评审的主要依据，包括但不限于应用背景、设计原理、创新创意、功能/性能演示等内容，PPT必须提前录制语音讲解，并可以动画、视频等形式展示，播放时间不超过8分钟。5.参赛团队照片2张，其中全体成员（包括指导教师）合影1张，全体成员在参赛单位标志物前合影1张，单个图片大小不超过2MB。6.将PPT和附件打包在一个文件夹中并压缩，命名为“参赛单位-参赛队-作品名称-细分领域1（必选）-细分领域2（可选）”并提交至大赛官网。7.参赛队伍需将作品成果按照大赛规定的格式提供成果表格（包括：论文、专利、学术奖项），如参赛队伍所提交成果中含有他人成果（三位参赛队员名字均不在作者名单中），即视为审查不通过，按0分记。成果为学术性成果或者奖励，学生参与的项目不能算做成果。8、曾在往届创“芯”大赛中获得过二等奖及以上奖项的队伍，需在作品文件中标明获奖成果与获奖后新完成的工作。参赛队伍在其他赛事上获奖的队伍也需标注所获奖项。9.鉴于创“芯”大赛作品的特点，需要保密的内容不得在作品设计PPT和附件中体现。10.不限制参赛作品所使用工具的品牌，型号和版本，由参赛队自行选择，所使用软硬件工具的品牌不影响竞赛成绩。五、评审办法1.创“芯”大赛分为两级评审：初赛评审和决赛评审。初赛评审采用网络或会议评审的方式进行。决赛为现场赛，采用答题、答辩及竞演相结合的方式进行。2.初赛评审方式不要求参赛队员到达评审现场，评委通过参赛作品的电子文档进行评审。如有需要，评委可要求参赛队员通过QQ、微信等通讯工具进行视频、语音远程答辩，以求对参赛队和参赛作品充分了解，做出合理的评审决定。3.创“芯”大赛决赛包括三个环节：答题、答辩、竞演。4.答题环节。该环节由基础题及上机设计两部分组成。参赛队的每位成员须独立完成基础题，其平均分作为参赛队的基础题成绩；上机设计题分为集成电路设计类、半导体器件与工艺类及EDA算法与工具设计类，具体题目设置详见决赛通知，参赛队任选其中一个方向并集体完成。此环节的综合成绩排名前50名的参赛队伍晋级答辩环节，其他参赛队伍不参加答辩环节。5.答辩环节。所有晋级的参赛队参加答辩环节，答辩内容为初赛阶段提交的参赛作品的现场演讲，并回答评委的提问。选取前15个队伍参加竞演环节。6.竞演环节：每个参赛队进行路演，并回答评委问题，由评委及现场观众共同打分，得出最终名次。前3名为本届创“芯”之星荣誉的获得者。六、奖项设置和奖励办法1.创“芯”大赛决赛设团队一等奖、二等奖、三等奖，优秀指导教师奖，优秀组织奖等奖项。2.团队一等奖15名，前三名队伍获得“创芯之星”荣誉称号，奖金5万元，获奖证书、奖杯，其余队伍获得奖金2万元，获奖证书；团队二等奖35名，奖金8千元，获奖证书；团队三等奖若干名，获奖证书；最佳指导教师奖若干名，获奖证书；优秀组织奖若干名，获奖证书；3.企业命题包括华为企业命题、格科微企业命题、新思科技企业命题、Cadence企业命题、日月光企业命题、艾为电子企业命题、泰瑞达企业命题、华大九天企业命题、京微齐力企业命题、极海半导体企业命题、平头哥企业命题共十一项。企业命题专项奖设立如下：华为企业命题专项奖：特等奖两队，每队奖金10000元+10000元华为产品；一等奖五队，每队奖金10000元；二等奖十二队，每队奖金5000元。格科微企业命题专项奖：一等奖两队，奖金各10000元；二等奖五队，奖金各5000元。新思科技企业命题专项奖：一等奖一队，奖金10000元；二等奖三名，奖金各5000元。Cadence企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。日月光Sip专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。艾为电子企业命题专项奖：一等奖两队，奖金各10000元；二等奖四队，奖金各5000元。泰瑞达企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。华大九天企业命题专项奖：一等奖两队，奖金各10000元；二等奖四队，奖金各5000元。京微齐力企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。极海半导体企业命题专项奖：一等奖两队，奖金各10,000元；二等奖四队，奖金各5,000元。平头哥企业命题专项奖：一等奖一队，奖金10000元；二等奖三队，奖金各5000元。4.决赛各个奖项均获得由组委会统一颁发荣誉证书。七、其他1.决赛期间，参赛队餐费、住宿费由组委会负责，差旅费等其它费用自理。2.不能组队参加本届竞赛的单位可以派员进行观摩，每个单位可派1-2名代表，观摩人员交通费和住宿费用自理，承办单位将提供有关方便。具体观摩方案请关注后续通知。3.进入决赛的参赛队必须自带电脑（及网线转接口）。决赛现场将为每个参赛队伍提供3个标准有线网络接口，可连接至大赛服务器。大赛服务器所需接口软件及服务器内安装的软件列表将于决赛前提供，请关注后续通知。4.根据新冠病毒疫情防控情况和教育部有关要求，结合大赛评审的实际需要，部分赛事时间节点可能会产生变化，具体时间调整另行通知，相关事宜详见大赛官方网站。5.大赛解释权归大赛组委会。八、大赛组委会联系方式秘书处联系人：张逸轩联系电话：0592-5776165；17606905288邮件地址：cpicic@163.com单位：清华海峡研究院承办单位联系人：徐晟联系电话：13777889274邮箱：shengxu@zju.edu.cn单位：浙江大学杭州国际科创中心

器件模型是链接集成电路设计与制造的重要桥梁，不仅支撑着高端芯片的精准仿真与设计实现，也是集成电路制造企业立本的“生命线”。建立器件模型及实现精准的模型参数提取是产业始终致力和追求的目标。随着集成电路工艺节点的持续推进，器件愈加复杂的物理效应及特性需要通过更复杂的直流及射频模型进行表征；新型器件的不断涌现也提出建立新模型并不断完善的要求。因此，以半导体产业标准和规范，建立器件模型，达成误差要求的精准参数提取，具有重要的理论意义和产业价值。华大九天专项奖设置：一等奖两队，奖金一万元二等奖四队，奖金五千元企业命题交流群赛题一硅基工艺MOSFET器件直流或射频模型描述及要求器件直流特性模型或射频特性模型二选一。可基于成熟高压器件或者先进逻辑工艺器件建模。直流模型必须包括器件基本IV、CV曲线以及器件工艺节点的尺寸缩放和基本二阶效应；射频模型必须包含器件S/Y参数曲线以及器件工艺节点的尺寸缩放和基本二阶效应，RF频率范围≥20GHz。用于建模的MOS器件特性数据可来源于器件实测值或TCAD仿真结果，不限定器件制备工艺和节点，但需清晰叙述器件制备或设计所采用工艺、器件测试方案或仿真条件。结合器件结构及工艺，对器件物理特性进行分析，给出所选模型的拓扑结构，并对模型参数提取流程做介绍。除上述1-4提出的基本要求外，完成器件更多、更复杂二阶效应建模，且给出该效应的物理机制、测试或仿真方法、建模方法，将作为得分项。提供建模后的模型文件。得分点给出器件物理结构和基本工艺，完成性能分析。（15分）根据器件特性，提出建模所需的测试或仿真方法。（15分）给出模型的拓扑结构，提出模型提取流程，完成模型参数提取并建立模型文件。（30分）给出模型与数据的误差对比，直流模型的精度越高或RF模型的频率越高，且包含二阶效应越多，得分越高。(30分)总结所建立模型的优缺点，并提出未来可提升的方向。(10分)赛题二化合物工艺HEMT器件直流建模或射频建模描述及要求器件直流特性模型或射频特性模型二选一。直流模型必须包括器件基本IV、CV曲线以及基本二阶效应；射频模型必须包含器件S/Y参数曲线以及基本二阶效应，RF频率范围≥20GHz。用于建模的器件特性数据可来源于器件实测值或TCAD仿真结果，不限定器件制备工艺，但需清晰叙述器件制备或设计所采用工艺、器件测试方案或仿真条件。结合器件结构及工艺，对器件物理特性进行分析，给出所选模型的拓扑结构，并对模型参数提取流程做介绍。除上述1-4提出的基本要求外，完成器件更多、更复杂二阶效应建模，且给出该效应的物理机制、测试或仿真方法、建模方法，将作为得分项。提供建模后的模型文件。得分点给出器件物理结构和基本工艺，完成性能分析。（15分）根据器件特性，提出建模所需的测试或仿真方法。（15分）给出模型的拓扑结构，提出模型提取流程，完成模型参数提取并建立模型文件。（30分）给出模型与数据的误差对比，直流模型的精度越高或RF模型的频率越高，且包含二阶效应越多，得分越高。(30分)总结所建立模型的优缺点，并提出未来可提升的方向。(10分)参考文献http://bsim.berkeley.edu/Y.S.Chauhan,D.D.Lu,V.Sriramkumar,S.Khandelwal,J.P.Duarte,N.Payvadosi,A.Niknejad,andC.Hu,“FinFETModelingforICSimulationandDesign:UsingtheBSIM-CMGStandard,”AcademicPress,298pages,2015.W.Liu.C.Hu,“BSIM4andMOSFETModelingforICSimulation,”WorldScientificPublishing,Singapore,414pages,2011.P.Kushwaha,H.Agarwal,Y.-K.Lin,M.-Y.Kao,J.-P.Duarte,H.-L.Chang,W.Wong,J.Fan,Xiayu,Y.S.Chauhan,S.Salahuddin,andC.Hu,"ModelingofadvancedRFbulkFinFETs,"IEEEElectronDeviceLett.,vol.39,no.6,pp.791-794,Jun.2018.GhoshS,AhsanSA,DasguptaA,etal.GaNHEMTmodelingforpowerandRFapplicationsusingASM-HEMT[C]InternationalConferenceonEmergingElectronics.IEEE,2017.

艾为电子企业命题专项奖设置一等奖两队，奖金10000元二等奖四队，奖金5000元艾为电子企业命题答疑邮箱icic@awinic.com赛题一适用于5Gn77频段的可变增益低噪声放大器赛题背景随着5G技术的大规模商用，基于5G网络的手机型号层出不穷。作为科技行业的整体趋势，5G已毫无疑问成为“兵家必争之地”。2019年10月31日，我国三大运营商中国移动、中国联通和中国电信公布了5G商用套餐，并于11月1日正式上线了5G套餐资费，这也标志着我国正式进入了5G商用时代。其中中国移动拥有n41和n79两个5G频段；中国电信和中国联通则共享n78频段：中国电信采用3400MHz-3500MHz，中国联通则是3500MHz-3600MHz；而日本和欧洲运营商所采用的主流频段为n77频段。对于移动设备而言，所兼容频段越多，其使用范围越广。为满足对国外主流n77频段的兼容需求，现提出适用于5Gn77频段的可变增益低噪声放大器题目。描述及要求请按照设计指标，设计如下结构带有前置滤波器的可变增益低噪声放大器，其中滤波器和LNA都需要用硅基工艺实现，滤波器不推荐用分立器件实现。题目实现方式方式建议如下：1)两颗Die封装集成的方式，两颗Die用金丝键合的方式链接，这里设定两颗Die之间的键合金丝电感值为0.5n,Q为20。2)整个题目可以用一颗Die实现，即为需要在一颗Die上面实现Filter和LNA的集成。图1.带有前置滤波器的可变增益低噪声放大器设计指标：1.工作频带：3.3~4.2GHz2.工艺：不限（推荐90nm、65nm）3.电源电压：1.8V4.稳定性系数K：>1(0.1~10GHz)5.输入回波损耗S11:<=-8dB6.输出回波损耗S22：<=-10dB7.封装：不考虑封装设计，如需用到键合线等可用理想模型替代。8.不同增益档位下，功耗、噪声、输入1dB压缩点、输入3阶交调点指标如下：G2模式ParameterMinTypMaxUnitsTestConditionGain1617.519dB-40~+85℃/TT/1.8VICQ/1213mA-40~+85℃/TT/1.8VNF/2.83.1dB-40~+85℃/TT/1.8VInputP1dB-15-13/dBm-40~+85℃/TT/1.8VIIP3-6-5/dBm-40~+85℃/TT/1.8VPin1=Pin2=-52dBmF1=3800MHz,F2=3801MHzG1模式ParameterMinTypMaxUnitsTestConditionGain1.534.5dB-40~+85℃/TT/1.8VICQ/67mA-40~+85℃/TT/1.8VNF/55.5dB-40~+85℃/TT/1.8VInputP1dB-20/dBm-40~+85℃/TT/1.8VIIP346/dBm-40~+85℃/TT/1.8VPin1=Pin2=-34dBmF1=3800MHz,F2=3801MHzG0模式ParameterMinTypMaxUnitsTestConditionGain-6.5-8-9.5dB-40~+85℃/TT/1.8VICQ/11.5mA-40~+85℃/TT/1.8VNF/89dB-40~+85℃/TT/1.8VInputP1dB57/dBm-40~+85℃/TT/1.8VIIP31315/dBm-40~+85℃/TT/1.8VPin1=Pin2=-19dBmF1=3800MHz,F2=3801MHz软硬件开发平台硬件平台：无软件平台：电路仿真工具：Spectre，ADS，Momentum，HFSS等；作品提交要求1.需提供完整电路分析设计报告：ⅰ电路结构分析ii电路参数指标分析及设计iii电路后仿结果（路场仿真）2.作品讲解及展示PPT。3.作品展示视频。视频时长不超过10分钟，文件大小100MB以内。评审点指标评审标准设计完整性(40分)是否包含所有要求模块，该模块是否可以完成对应功能：1)原理图：LNA、模拟电路、滤波器（15分）LNA、模拟电路和滤波器联仿：前仿在指标范围内，可得相关项满分。结果误差小于30%，得相关项一半。误差大于30%，得0分。G2仿真结果G1仿真结果G0仿真结果9分3分3分2)EM：滤波器和LNA联合EM仿真建立（20分）EM版图按照建模后版图大小、信号流走向作为考核标准。联仿bench按照建模的准确性判断。滤波器EM版图6分LNAEM版图7分联仿bench7分3)Layout：版图布局(5分)性能(30分)作品设计性能是否满足指标要求：后仿结果三档指标都满足要求得5分，只有G2/G1满足得4分，G2/G0档满足得3分，G1/G0或者只有G2档满足得2分,只有G2/G1/G0中任意一项满足得1分，都不满足得0分。1)增益：5分2)噪声系数：5分3)输入输出回波损耗：5分4)输入P1dB：5分5)IIP3：5分6)ICQ：5分除以上评分标准外，对于上面六个评分指标可用以下FoMAW值来作为评估标准，FoM值越高，说明性能越好。其中norm值为设计指标中的Typical值，所计算FoMAW需体现在设计文档与汇报PPT中（包含G2/G1/G0三个档位）：创新性(20分)作品是否在设计中使用较为新颖设计或者使用较为新颖建模方式，使其模型更符合仿真结果可展示性(10分)作品展示与汇报PPT重点突出、条理清晰赛题二高压高带宽DC-DCBOOST设计赛题背景随着电子技术的不断发展，便携式智能设备的功能越来越丰富，对于智能设备的供电电源DC-DCBOOST供电能力，负载跟踪响应速度，功耗和效率提出了较高的要求，另外，在多电源应用中，为了防止电池系统异常，对于BOOST峰值限流电流精度提出了更高的要求，本课题着重设计高带宽(快速负载跟踪响应)、高精度峰值限流、高效BOOST。描述及要求电路：高压高带宽DC-DCBOOST工艺：不限，推荐0.18umBCD5V/16V工艺要求：输入电压VIN：3~5.5V（TYP=4.2V）输出电压VOUT：8~16V（TYP=12V）环路带宽BWClose-Loop：≥100KHz（传递函数/建模仿真）负载响应：VOUT瞬态跟随响应（VREF输入20Hz~15KHz正弦信号，需呈现20Hz、1kHz、15kHz的仿真结果）负载响应指标示意图瞬态响应过冲VOUT,overshoot：≤400mV（动态负载，1us内0A-1A跳变）峰值限流IPEAK（OCP）：7A±sigma%，sigma≤10全负载范围高效率η≥81%，η_MAX≥92%(ILOAD=10m~1A)静态功耗IQ：≤20mA驱动能力ILOAD：≥1A（输入电压≥3.3V）时钟频率：≥2MHz电感L：1uH电容CBST：10uF（加入ESR，40mOhm）Temp：-40~120deg（TYP=55deg）软硬件开发平台硬件平台：无软件平台：电路仿真工具：ModelSim,VCS,Spectre等；建模工具：MATLAB，Python，Simplis等作品提交要求高压高带宽DC-DCBOOST需提供完整电路分析设计报告：ⅰ电路结构分析ii电路参数指标分析及设计iii电路仿真结果作品讲解及展示PPT。作品展示视频。视频时长不超过10分钟，文件大小100MB以内。评审点指标评审标准设计完整性(40分)1）系统建模（15分）：包括建模思路、建模结果等，若建模结果准确度高，则评分相应增加。2）电路完整性（15分）：要求：电路功能正常，至少包括BOOST电路（设计文档与汇报PPT中需明显体现Power管尺寸）；Bias和时钟可以采用理想源，也可以自行搭建Bias、时钟电路；电路完整性越高（包括Bias电路+时钟电路+BOOST电路），得分会相应提高。3）仿真结果完整性（10分）：仿真指标尽可能全，题干要求的指标项必须有仿真结果；尽可能覆盖多的仿真条件，包含PVT等。性能（30分）除以上单项指标考量外，需整体考虑带宽、效率、峰值电流偏差、输入电压下限、静态功耗五项指标，整体性能计算公式如下，其中norm值为设计指标中参考值，所计算FoMAW需体现在设计文档与汇报PPT中：创新性（20分）作品是否在设计中使用较为新颖设计或者使用较为新颖建模方式，使其模型更符合仿真结果。可展示性（10分）作品展示与汇报PPT重点突出、条理清晰。附加项（20分）除以上百分制基本要求外，对版图设计部分将额外给予附加分值：1）若能提交完整版图以及后仿结果，则给予额外加分；（10分）2）若后仿结果能满足题干要求，则本项得分会更高。（10分）参考文献UndertheHoodofaDC/DCBoostConverterBrianT.Lynch；DC_DC开关变换器的建模分析与研究欧阳长莲南京航空航天大学。

格科微电子企业命题专项奖设置一等奖两队，奖金10000元；二等奖五队，奖金5000元。赛题一极暗环境下的视频降噪算法赛题背景随着智能手机等便携设备的飞速发展，个人照片及视频的数量在大幅度的增长，摄像头的应用场景也越来越复杂。在海量的照片及视频中，存在大量的暗光场景，图像的可见度很低，图像质量并不能满足用户的要求。为解决以上问题，多种暗光图像增强技术已经被提出。但是现有的暗光图像增强技术在增强的同时，不可避免的引入各种不自然的缺陷，例如过分夸张的细节或颜色失真等，或者算法过于复杂，处理时间太长，影响用户体验。本课题旨在针对智能手机摄像头模组在环境亮度<2Lux的极暗环境下进行拍照及视频录制时，采取硬件化的图像处理算法，显著提升照片及视频的信噪比，同时避免引入过多的不自然缺陷，提升用户体验，增加产品竞争力。课题内容及要求任务1：完成一个适用于极暗环境（<2lux）的静态图片降噪算法设计（算法类型不限，如基于传统CV或基于AI）；任务2：完成一个适用于极暗环境（<2lux）的动态视频降噪算法设计（算法类型不限，如基于传统CV或基于AI）；任务3：使用硬件描述语言对算法进行定点化实现，并给出相应硬件开销（或PPA估算）及相比于软件算法的性能损失；备注算法输入为课题提供的包含原始RAW的视频图像帧序列，输出为经降噪算法处理后的RAW或RGB序列；算法不能完全使用现有开源算法；若基于开源算法改进，PSNR指标改进量需大于1.5dB，并列出主要改进项；算法不能调用算法过程不明确的模块或函数；若采用AI算法，提供的测试集数据不能参与模型训练；软件算法实现的编程语言为C、C++、Matlab或Python；硬件算法实现语言为Verilog或VHDL；评审得分点任务1：静态图片采用测试集PSNR均值（85%权重）及SSIM均值（15%权重）两个指标综合考量（百分制）；任务2：视频输出结果采用专家从噪声滤除、细节保持及颜色恢复等方面进行主观评测（百分制）；任务3：同等工艺及时序约束下，面积越小得分越高（百分制）；最终得分权重占比：任务1(45%)+任务2(40%)+任务3(15%)；课题目标完成从算法调研到算法实现及验证的全部过程，完成算法描述文档；能够针对课题中遇到的问题，合作思考解决，算法有一定的创新之处。课题输出算法相关的原始代码及详细的算法描述文档；算法仿真结果（图片、视频等，任务1及任务2）、客观指标（任务1）及硬件实现报告（开销及性能损失评估等，任务3）；设计中的问题解决与团队合作过程的心得小结。赛题二快速稳定、低纹波稳压电路设计赛题背景消费电子芯片中，一些模块常需要被高于电源电压的高压驱动。综合考量效率、噪声、成本等因素，相比于传统的DC-DC转换电路，电荷泵（chargepump）作为传统的升降压电源转换电路，有很大的优势。因此，电荷泵在各种消费类电子芯片中，有着广泛的应用。一般地，电荷泵作为芯片内部模块电源，当负载跳变的时传统的稳压电荷泵的输出电压会有较大的抖动，且恢复时间跟工作的时钟频率有关，提高时钟频率会减小恢复时间，但是势必会增加系统的功耗；另一方面，与DC-DC开关电源类似，开关电源的噪声会降低具体的负载产生电路的SNR等性能，同样地，提高时钟频率会减小纹波，但是会增加功耗。传统的解决方法是采用片外电容，能较好的满足负载跳变时快速恢复和低纹波的需求。但考虑到系统的应用成本，无片外电容、电感是更理想的方案，因此，快速稳定和低纹波设计成为急需解决的难题。课题内容及要求完成无片外电感电容稳压电路的原理图和版图设计，片内可用电容<100pF；电源电压3.3V，输出电压可编程3V~6V；平均负载电流100uA，负载电容5pF。功耗<3.3mW。外部可供时钟频率10MHz~60MHz。A:输出电压纹波<1mV；B:负载电容受干扰有-1V跳变时，输出电压稳定在0.1%内时间<10ns。（TT工艺角仿真结果）评审得分点完成课题内容及要求1,2,3A得70分；完成课题内容及要求1,2,3B得80分；完成课题内容及要求1,2,3A和3B得分100；同时完成3A和3B指标前提下，3A和3B单项指标最优+5分，功耗最低+5分，面积最优+5分，效率最高+5分；未完成版图，总分-10分；架构创新+10分，电路创新+10分。课题目标检索文献，对比实现快速稳定、低纹波稳压电路的可行方案架构；(可选但不限于pump+LDO架构）理论分析出达成课题指标的关键因素；搭建电路，仿真迭代电路各项指标，并与分析计算值对比。绘制完整版图，进行后仿真，并与前仿指标进行对比；课题输出完整的设计报告，包括电路图截图、版图截图、详细理论分析、计算结果、仿真截图、计算值仿真值对比表。赛题三片上高一致性温度传感器的设计与实现赛题背景温度传感器(temperaturesensor)是一种能感应温度，把温度转换成数字输出信号的传感器。随着芯片集成度越来越高，片上系统和应用环境越来越复杂，芯片的工作温度不再单一和可预知。为了确保芯片一直工作在最佳状态，必须实时监测芯片的工作温度，对关键参数进行实时调整。所以，在芯片上集成温度传感器成为一个重要的发展趋势。由于受到实际制造和芯片工作电压的影响，芯片和芯片之间存在差异，也就是说对于同一温度，温度传感器转换成的数字码不一致，这会导致关键参数调整存在偏差，芯片性能变差，所以如何修正温度传感器芯片和芯片之间的偏差也成为一个重要的研究课题。课题内容及要求1.完成一个完整的温度传感器原理图和版图设计，要求：（1）温度测试范围-40~120℃；（2）ADC的采样率小于1us；（3）量化精度0.5℃以上;（4）蒙特卡洛（Montecarlo）仿真3σ≤0.5℃;2.建议使用特征尺寸≤65nm的工艺设计，温度传感器的结构不限，可以是纯模拟或者数模混合电路；3.设计过程中需要包含调研、仿真建模分析、理论计算分析、电路原理图和版图绘制、后仿真分析等，并最终体现在设计报告中。评审得分点1.完成电路设计，typical仿真温度转换精度达到0.5℃；（20分）2.完成版图设计，typical仿真温度转换精度达到0.5℃；（20分）3.蒙特卡洛（Montecarlo）仿真3σ≤0.5℃（40分）4.加分项：（1）设计中出现有效的突出创新点（≤20分）（2）满足设计的条件情况下，面积和功耗同比占优的（≤20分）（3）满足Montecarlo仿真要求，校准电路自动化程度同比占优的（≤20分）课题目标1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及精度等综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处；课题输出1.设计报告，包括建模分析过程、原理图、版图截图、仿真结果等，如果有数字模块，需要附上数字代码2.给出电路的蒙特卡洛（Montecarlo）仿真结果，如有校准电路，给出校准前后的蒙特卡洛（Montecarlo）仿真对比结果3.设计中的难点解决与团队合作过程心得小结赛题四多通道多模式ADC电路设计赛题背景在安防监控、物联网、可穿戴设备等应用场景下，为实现多种信息和信号的采集，各类传感器得到广泛的使用，其中大量传感器应用在采用电池供电的移动设备中，部分应用还要求传感器长期处于工作状态（always-on），这对芯片功耗提出了严格的要求。另一方面，随着周围环境的变化，要求传感器能够在不同工作模式（如低功耗、高性能等）中进行切换。模数转换器（ADC）作为传感器中信号处理的重要电路模块，需要能够配合系统需求，在低功耗、高精度、高速等多模式中进行切换。另外，传感器通常需要在一定时间内完成多通道数据的处理，以图像传感器为例，通常要求在一行像素的读出时间内完成当前行所有像素的量化，这需要实现相应的多通道ADC电路（如并行的ADC阵列）。课题内容及要求1.设计一款多通道多模式ADC，完成电路及版图设计。2.ADC（阵列）支持1000个通道的数据处理，所有通道的输入均为低频电压信号，电压范围1~2V。3.各模式说明：常规模式，转换时间2us，ENOB不低于10bit；低功耗模式，转换时间4us，ENOB不低于8bit，功耗越低越好；高精度模式，转换时间2us，ENOB不低于13bit，精度越高越好；高速模式，转换时间1us，ENOB不低于10bit，速度越快越好。至少支持常规模式和低功耗模式，其余模式（包括但不限于以上模式）为加分项。4.假定信号为Y方向输入，则ADC主体电路版图在X方向总长度≤3000um（单通道≤3um），Y方向长度不限。5.建议使用特征尺寸≤65nm的工艺设计。评审得分点1.基础得分项：1.1电路功能及指标（50）：达到常规及低功耗两种模式要求，以综合考虑各指标的FoM值作为总体评价指标。1.2设计及仿真分析报告（30）：完整的设计及仿真分析报告，需要完成电路后仿真。1.3版图设计（10）：满足课题要求，总面积尽量小。1.4不同通道之间数据转换的一致性（10）2.加分项：2.1支持更多种模式（20）2.2设计的新颖性（10）课题目标1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处。课题输出1.设计报告，包括调研分析、原理图、版图、仿真结果等。2.设计中的难点解决与团队合作过程心得小结。赛题五片上高速接口电路设计与实现赛题背景高速接口电路是许多高集成度芯片的主要输入/输出形式，在芯片之间以几百Mbps到几十Gbps的速度传输串行数据，可以快速高效地实现芯片之间的数据通信，在图像、显示、存储等需要大规模数据交互的应用中已经成为必不可少的电路模块。完整的高速接口电路通常包括发送端、传输路径、接收端三个部分组成，三个部分需要在协议和电气特性上保证一定的一致性和匹配性。高速接口传输的实现方式是多样的，常见的包括差分输出（LVDS,CML,MIPID-PHY），三态输出(MIPIC-PHY)，PAM4输出，不同的输出形式其电路结构和特性也存在一些差异。在图像传感器芯片应用中，高速接口电路的设计受到工艺、功耗和面积等因素的限制，同时需要考虑ESDEMI/EMC等性能可靠性问题，使得高速接口电路的设计成为产品升级过程中的一个重要技术突破点。课题内容及要求1.完成一个单lane输出的高速Serdes发送端电路的原理图和版图设计，要求等效输出速率大于等于8Gbps（TT工艺下后仿真结果）;2.建议使用特征尺寸≤65nm的工艺设计，限制版图可用金属层数为M1~M44层金属；3.设计中只有一个理想时钟源（频率自定），需要设计时钟处理电路产生发送端电路中用到的所有不同频率、不同相位的时钟信号；4.需要设计均衡电路（预加重/去加重），分别给出不带路径负载模型和带路径负载模型的输出信号波形，并分别给出存在路径负载模型的情况下开关均衡电路时的输出波形；5.对输出信号波形进行眼图叠加和抖动分析，说明抖动来源。评审得分点1.同等设计平台下，版图面积越小越好，功耗越小越好，工作速度上限越高越好；2.仿真结果一定是后仿真结果，如果只有前仿真结果会进行适当减分，仿真时需要在输出加上PAD封装等效负载模型；3.版图绘制超过4层金属会进行适当减分；4.设计中出现有效的突出创新点可加分，若设计工艺条件有限制，可适当降低TX电路的工作速率要求，但相应的得分也会降低。课题目标1.能够分析出课题主要设计要点，完成从前期调研到后期的后仿验证全部过程，完成设计报告，报告中包含所有课题内容；2.设计结果必须功能正确，最好能够与实验室固有研究课题相结合，使面积、功耗以及速度性能综合评分能够与调研结果可比；3.能够针对设计中遇到的问题，合作思考解决，设计中有一定的设计创新之处；4.不限输出形式，不局限于差分结构的输出，传输路径负载模型可以自己模拟搭建或者在网上查找下载。课题输出1.设计报告，包括调研分析、原理图、版图截图、功能和功耗仿真等（75%+附加分10%：原理图15%，版图20%，时钟方案选择5%，功能正确速度达到要求10%，预加重/去加重功能及仿真结果15%，带负载模型仿真对比10%，附加分：电路架构、版图面积、工艺、功耗、速度上限评估优异加分1~10%）2.输出眼图和抖动仿真结果与分析报告（15%）3.设计中的难点解决与团队合作过程心得小结（10%）

Cadence企业命题专项奖设置一等奖一队，奖金10000元二等奖三队，奖金5000元三维集成电路的多层模块划分最优化算法背景一个数字电路的Verilog网表通常由多个模块（module）组成。模块内部的逻辑单元、寄存器之间有大量的连接。模块和模块之间也互相有信号的连接。当设计者在早期规划芯片的布图结构(Floorplan）的阶段，通常可以先忽略模块内部的连接，而更关注模块之间的连接关系。这样可以在不损失太多精度的同时，更快速地评估架构的可行性。同时我们也需要考虑各个模块的面积（通常由该模块内部instance的总面积决定），使得这些模块在后端实现的布局布线阶段，能够在芯片的版图上得到合理的面积分配。此处为了简化问题的形式，我们暂时忽略整个芯片对外的输入输出（I/O)而只考虑模块之间的连接。例如，图1是拥有7个模块（Verilogmodule，非hardIPblock）的一个芯片。模块有不同大小的面积。模块之间的连接用线段表示，线段上的数字代表了连接的信号个数。图1:模块大小和连接关系的例子三维集成电路与模块划分用三维集成电路来实现一个芯片，会遇到的一个常见问题是：如何对整个芯片的电路模块进行划分，使这些模块被分配到多个裸片（Die）上。下图是一个把电路划分成两部分，并分配到上下两个同样面积的裸片上的例子。划分之后，两部分电路之间的连接，通过裸片之间的堆叠工艺实现，比如常见的有Bump以及TSV（ThroughSiliconVia）。图2:划分到两个裸片的例子关于TSVTSV提供了信号穿越裸片衬底的通路。但是它自身也需要占据一部分面积，因此也必须考虑到TSV带来的额外的面积需求。图3:TSV示例当多层裸片堆叠时，凡裸片和裸片界面处穿过衬底的地方需要TSV。图4:多层裸片间的TSV关于Feedthrough当多层裸片堆叠时，比方说3层：从第一层到第三层的信号连接，即使在逻辑上并没有和第二层的模块有任何关系，物理上也必须穿过第二层，即Feedthrough。从而有可能会产生额外的TSV。图5:Feedthrough约束条件三维划分需要考虑的硬性约束条件有：1.一个裸片上所有模块的总面积，加上这个裸片上所需的TSV的总面积，不能超过裸片的面积，即面积利用率不能超过100%。2.相邻两个裸片的界面上，可容纳的Bump/TSV的数量是有上限的。约束条件的例子下图是面积约束条件的一个例子（假设每根线代表100个信号）：如果不考虑面积，左边的划分是最好的，因为只需要200个bump。但是第一层的模块总面积已经超过了裸片面积。此时采用右边的方案，bump数量增加到了500个，但只要仍然小于两个die之间所能容纳bump数量的上限，同时模块总面积也并没有超过裸片面积，则仍然是可行的。题目要求对于主办方给定的：模块连接图（包含模块面积以及连接关系和信号数量）裸片尺寸、TSV单位尺寸相邻两个Die之间的Bump/TSV数量上限（为简化题目，假设Bump和TSV的数量上限相同附件下载链接：http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=9858fd164ecd47ae9fa8ac5d767e1304要求把所有模块划分到3个裸片上。不考虑整个芯片对外的I/O。堆叠方向如图所示，灰色表示衬底：图7:堆叠方向在满足硬性约束条件下，最优化以下两个目标：1.3个裸片上模块的面积利用率尽可能相同。避免出现有些裸片过于拥挤而有些裸片大片空白的情况。利用率=（模块总面积+TSV总面积）÷裸片面积2.裸片间bump/TSV数量尽可能少。附加题——考虑模块布局与总线长基本题并不考虑模块在版图上的具体位置，只计算其面积和连接数。附加题要求提出一种算法并尝试实现：在考虑模块布局（无缝铺满整个裸片区域，形状可以是矩形或直角多边形，如图8所示）的前提下，使总线长最短。注1：由于利用率总是小于100%，因此铺满后每个模块的占地面积将大于它的初始面积。但不可小于初始面积。注2：总线长的计算用模块几何中心之间的水平距离来简化。注3：TSV假设均布在裸片上，可先不考虑其具体位置，但面积需算入。图8:模块布局与总线长提交要求：1.PPT报告，2.优化算法代码，3.可重现的计算结果