“华为杯”第五届中国研究生创“芯”大赛——京微齐力企业命题
京微齐力企业命题专项奖设置:一等奖1队,奖金10000元二等奖3队,奖金5000元京微齐力企业命题答疑邮箱:yunqin.li@hercules-micro.com赛题一:可编程边缘计算加速器命题说明:基于京微齐力提供的P1EVB开发板,使用P1器件内DSP、RAM和可编程逻辑资源实现FPGA方案的硬件加速。硬件加速的应用方向可以是人工智能、图像处理、语音处理、激光雷达、毫米波雷达、信号采集与处理,软件无线电、电机控制等场景。京微齐力提供RISC-V软核系统,参赛队伍也可以使用第三方的软核或硬核CPU或MCU系统,通过SPI、并口、串口或其他接口实现与P1EVB板的通信与控制。软核或硬核CPU主要用于实现人机交互、可编程加速系统的参数配置、部分算法的软件调度、状态与最终结果显示。注意:请务必使用京微齐力P1器件实现应用算法的加速,部分算法调度,实时性不高的算法可在软核或硬核CPU上软件实现。京微齐力P1器件的可编程资源:60K等效LC资源144个DSP单元;144个18KbBRAM单元硬核800Mbps的DRR3x16的硬核DDR3控制器,接口是128位的AXI接口支持1.2-3.3V单端GPIO;LVDS,MIPI,HDMI接口的高速差分GPIO京微齐力P1器件开发的软硬件资源:借用P1EVB开发板1块;如需扩展子卡需要从京微齐力合作伙伴米联客进行单独购买提供京微齐力FPGA开发工具Fuxi提供基于AXI接口DDR3的参考设计提供软核RISC-V的参考设计和使用文档,如需RISC-V在线调试工具需自行购买;京微齐力P1开发板的简介:HDMI输出接口1个,支持720P60,提供参考设计DDR3x16颗粒,容量2Gb,提供800Mbps速率的参考设计2路CEP扩展接口,2.54mm间距排针1路1000M以太网USB-UART接口,TF卡座;4个按键;5个LED指示灯;25Mhz有源晶振EVB原理图摄像头扩展接口2个,提供摄像头驱动和参考设计;摄像头模块需要从京微齐力合作伙伴米联客单独购买2路FEP扩展接口,48个GPIO/24个差分对,可对接京微齐力合作伙伴米联客各种扩展卡:ADC扩展卡,DAC扩展卡,LCD扩展卡,音频卡,USB3.0卡,HDMI视频输入输出卡,MIPI摄像头卡等,提供相关的参考设计;扩展子卡需要单独购买作品输出要求:设计报告作品PPT详细方案介绍与分析设计报告:作品实现关键算法加速部分的原理,特点,技术优势,功能仿真,关键接口或波形的说明,测试结果分析等作品视频与图片展示设计数据项目系统框图,PCB原理图,扩展子板或飞线原理图软件和硬件设计源代码仿真和测试结果,关键算法部分提供RTL仿真激励,仿真结果与波形数据更佳评分标准备注:关于开发板:开发板数量充足,可满足赛事需求。考虑到为避免资源浪费,我们会直接免费借用10块板给相关参赛队伍,超过10块板之后需通过申请流程,经评估后可免费借于参赛队伍使用。申请开发板请发邮件至:yunqin.li@hercules-micro.com赛题二:基于AXI总线接口的二级Cache设计命题说明及作品要求:设计一个二级Cache,需要支持以下特性:支持读写两种Cache操作;支持三个接口:两个axislave接口,一个aximaster接口:1、axislave接口负责Cache空间访问;2、aximaster接口为主存空间访问;支持32Kbyte地址空间映射到最大256MB连续空间;支持两个axislave接口同时访问不同的cacheline;Cacheline支持32byte;写操作支持写回和写穿两种模式;支持四路组相联;支持读操作分配和写操作分配;Cache替换支持两种替换算法:1、将最近最少使用的内容替换出Cache;2、将访问次数最少的内容替换出Cache;支持clear操作;支持flush操作;内嵌静态SRAM;FPGA验证支持100MHz;ASIC流程支持工作频率能够达到500MHz;备注:1.关于学生搭建仿真模型:我们可以提供sram仿真模型,学生也可以通过给定的仿真时序搭建。2.推荐使用米联客P1开发板,FPGA原型验证(频率为100MHz)。3.我们会提供testcase列表,作为必要的仿真用例。AXI_mem_m为aximaster接口,AXI_mem_s为axislave接口,数据位宽为32bit,支持标准AXI协议。提交文件:1.详细设计方案;2.RTL代码;3.仿真测试用例;评分标准注:如果以上分数相同,则以资源使用最少者获胜。答疑邮箱:yunqin.li@hercules-micro.com