一、报名流程总览二、账号分类1.组委会账号：进行二级审核。2.参赛单位管理员账号：审核本单位报名信息。3.队长账号：申报资料的主账户，可修改队伍信息，提交作品。4.老师及队员账号：同意邀请后只能修改个人资料。三、报名页面指南参赛学生及指导老师在报名前需先注册相应帐号。由队长发起组队，选择赛题，并邀请队员及指导老师，队员及指导老师将收到短信通知，并至报名系统接受邀请，全队在报名系统中接受邀请后，队长可提交报名。参赛单位管理员将审核报名信息，审核通过后方可提交初赛作品。1.账户注册教师账户注册：队长及队员账户注册：2.队长组队并提交作品注意：发起组队需由队长完成，队员及指导老师只需通过组队邀请，请勿发起组队，否则将导致系统混乱。建议使用Chrome浏览器、360浏览器或IE浏览器。队长登录系统并选择相应赛事（创“芯”大赛），点击命题后可看到具体赛题要求，赛题选定后不可修改：确认队长个人信息：填写队伍信息：邀请团队成员：队员及指导老师界面可选择接受邀请：队员及老师接受邀请后，队长登录系统并提交报名：待资格审核通过后，队长可提交初赛作品：至此，报名及初赛作品提交流程结束。

各研究生培养单位：为进一步服务国家集成电路产业发展战略实施，促进集成电路领域优秀人才的培养，根据“中国研究生创新实践系列大赛”工作安排，现面向各研究生培养单位发出第四届中国研究生创“芯”大赛参赛邀请。一、大赛背景中国研究生创“芯”大赛（简称“大赛”）是面向全国高等院校及科研院所在读研究生的一项团体性集成电路设计创意实践活动。大赛旨在成为研究生展示集成电路设计能力的舞台，进行良好创新实践训练的平台，为参赛学生提供知识交流和实践探索的宝贵机会。大赛每年举办一次，今年为第四届。赛事覆盖全国大部分集成电路相关专业研究生培养高校及科研院所，在促进青年创新人才成长、遴选优秀人才等方面发挥了积极作用，受到政府各部门、高等院校、企事业单位和社会媒体等方面的广泛关注和高度重视。2021年，大赛将在北京中关村集成电路设计园举办，承办方为北京中关村集成电路设计园发展有限责任公司。决赛同期还将举办集成电路产业招聘会，以及第五届芯动北京中关村IC产业论坛，邀请来自学界及业界嘉宾分享经验，促进集成电路产学研融合，拓宽参赛学生的视野。二、组织架构指导单位：教育部学位管理与研究生教育司教育部学位与研究生教育发展中心主办单位：中国学位与研究生教育学会中国科协青少年科技中心协办单位：中国半导体行业协会全国工程专业学位研究生教育指导委员会中国电子学会示范性微电子学院产学融合发展联盟清华校友总会集成电路专业委员会清华海峡研究院承办单位：北京中关村集成电路设计园发展有限责任公司冠名赞助：华为技术有限公司秘书处：清华海峡研究院三、时间及地点报名启动时间：2021年4月10日报名截止时间：2021年6月27日初赛作品提交截止时间：2021年6月29日决赛时间：2021年8月17日至19日决赛地点：北京中关村集成电路设计园（ICpark）四、参赛办法1.中国大陆、港澳台地区在读研究生（硕士生和博士生，含留学生）和已获得研究生入学资格的大四本科生（需提供学校保研、录取证明）及国外高校在读研究生均可参赛。2.以参赛队为基本报名单位，每个参赛队由两至三名学生组成。每个参赛队可选指导教师一名或两名，设置队长一名。每位指导教师至多指导三个参赛队，每位参赛队员只能加入一个参赛队。3.大赛官网：https://cpipc.acge.org.cn/cw/hp/10。参赛队在大赛官网上注册、完善报名信息、组队。参赛队所在研究生培养单位进行资格审核后，参赛队在官网上提交参赛作品。4.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。对于选择企业公开命题的参赛队，其作品将由企业进行评审。企业公开命题的要求详见官网。五、赛事相关事宜根据新冠病毒疫情防控情况和教育部有关要求，结合大赛评审的实际需要，部分赛事时间节点可能会产生变化，具体时间调整另行通知，相关事宜详见大赛官方网站。请各培养单位通过校园网、校园新媒体、研究生院、相关院系、学生管理部门等多渠道发布赛事消息，提前安排竞赛动员部署和参赛队伍选题工作，广泛动员研究生参赛，并关注大赛官网通知。六、联系方式秘书处联系人：张逸轩联系电话：0592-5776165；17606905288邮件地址：cpicic@163.com单位：清华海峡研究院承办单位联系人：李逸舟联系电话：16601110821邮件地址：liyzh@zgcicpark.com.cn单位：北京中关村集成电路设计园发展有限责任公司点击链接下载邀请函文件

一、时间及地点报名启动时间：2021年4月10日报名截止时间：2021年6月27日初赛作品提交截止时间：2021年6月29日决赛时间：2021年8月17~19日决赛地点：北京中关村集成电路设计园（ICPark）二、组织机构指导单位：教育部学位管理与研究生教育司教育部学位与研究生教育发展中心主办单位：中国学位与研究生教育学会中国科协青少年科技中心协办单位：中国半导体行业协会全国工程专业学位研究生教育指导委员会中国电子学会示范性微电子学院产学融合发展联盟清华校友总会集成电路专业委员会清华海峡研究院承办单位：北京中关村集成电路设计园发展有限责任公司冠名赞助：华为技术有限公司秘书处：清华海峡研究院三、参赛办法1.中国大陆、港澳台地区在读研究生（硕士生和博士生，含留学生）和已获得研究生入学资格的大四本科生（需提供学校保研、录取证明）及国外高校在读研究生均可参赛。2.以参赛队为基本报名单位，每个参赛队由两至三名学生组成。每个参赛队可选指导教师一名或两名，设置队长一名。每位指导教师至多指导三个参赛队，每位参赛队员只能加入一个参赛队。3.大赛官网：https://cpipc.acge.org.cn/cw/hp/10。参赛队在大赛官网上注册、完善报名信息、组队。参赛队所在研究生培养单位进行资格审核后，参赛队在官网上提交参赛作品。4.在初赛阶段，参赛队可以选择自主命题，也可以选择企业命题。对于选择企业公开命题的参赛队，其作品将由企业进行评审。企业公开命题的要求详见官网。5.报名截止日期为6月27日，作品上传截止日期为6月29日。四、作品要求1.参赛作品面向集成电路设计方向、半导体器件与工艺方向与EDA算法与工具设计方向，可以结合研究课题，提交相关的创意、创新或创业作品，具体方向与细分领域如下：集成电路设计方向细分领域：模拟、数据转换器、数字系统与电路、图像MEMS医疗显示等接口、机器学习与人工智能、存储、电源管理、射频技术与无线系统、有线传输、前沿领域与交叉学科。半导体器件与工艺方向细分领域：逻辑器件功率器件模拟射频器件、传感器件、光电子与显示器件。EDA算法与工具设计方向不再进行领域细分。2.参赛作品所属细分领域可以是一到两个，参赛队认为作品涉及除报名题目外的其他领域，可在作品提交时具体标注。3.参赛作品为带语音讲解的PPT和附件。附件包括但不限于参赛团队照片、必要的技术文档、样机照片等。创“芯”大赛不要求参赛队伍提交实物。4.PPT是初赛评审的主要依据，包括但不限于应用背景、设计原理、创新创意、功能/性能演示等内容，PPT必须提前录制语音讲解，并可以动画、视频等形式展示，播放时间不超过8分钟。5.参赛团队照片2张，其中全体成员（包括指导教师）合影1张，全体成员在参赛单位标志物前合影1张，单个图片大小不超过2MB。6.将PPT和附件打包在一个文件夹中并压缩，命名为“参赛单位-参赛队-作品名称-细分领域1（必选）-细分领域2（可选）”并提交至大赛官网。7.鉴于创“芯”大赛作品的特点，需要保密的内容不得在作品设计PPT和附件中体现。8.不限制参赛作品所使用工具的品牌，型号和版本，由参赛队自行选择，所使用软硬件工具的品牌不影响竞赛成绩。五、评审办法1.创“芯”大赛分为两级评审：初赛评审和决赛评审。初赛评审采用网络或会议评审的方式进行。决赛为现场赛，采用答题、答辩及竞演相结合的方式进行。2.初赛评审方式不要求参赛队员到达评审现场，评委通过参赛作品的电子文档进行评审。如有需要，评委可要求参赛队员通过QQ、微信等通讯工具进行视频、语音远程答辩，以求对参赛队和参赛作品充分了解，做出合理的评审决定。3.创“芯”大赛决赛包括三个环节：答题、答辩、竞演。4.答题环节。该环节由基础题及上机设计两部分组成。参赛队的每位成员须独立完成基础题，其平均分作为参赛队的基础题成绩；上机设计题分为集成电路设计类、半导体器件与工艺类及EDA算法与工具设计类，具体题目设置详见决赛通知，参赛队任选其中一个方向并集体完成。此环节的综合成绩排名前50名的参赛队伍晋级答辩环节，其他参赛队伍不参加答辩环节。5.答辩环节。所有晋级的参赛队参加答辩环节，答辩内容为初赛阶段提交的参赛作品的现场演讲，并回答评委的提问。选取前15个队伍参加竞演环节。6.竞演环节：每个参赛队进行路演，并回答评委问题，由评委及现场观众共同打分，得出最终名次。前3名为本届创“芯”之星荣誉的获得者。六、奖项设置和奖励办法1.创“芯”大赛决赛设团队一等奖、二等奖、三等奖，优秀指导教师奖，优秀组织奖等奖项。2.团队一等奖15名，前三名队伍获得“创芯之星”，奖金5万元，获奖证书、奖杯，其余队伍奖金2万元，获奖证书、奖杯；团队二等奖35名，奖金8千元，获奖证书；团队三等奖若干名，获奖证书；优秀指导教师奖若干名，获奖证书；优秀组织奖若干名，获奖证书；3.企业命题包括华为企业命题、新思科技企业命题、日月光企业命题、格科微企业命题、Cadence企业命题、艾为电子企业命题、芯华章企业命题、泰瑞达企业命题、芯来科技企业命题共九项。具体命题及专项奖信息请于2021年4月参见竞赛官方网站。4.决赛各个奖项均由组委会统一颁发荣誉证书。七、其他1.决赛期间，参赛队餐费、住宿费由组委会负责，差旅费等其它费用自理。2.不能组队参加本届竞赛的单位可以派员进行观摩，每个单位可派1-2名代表，观摩人员交通费和住宿费用自理，承办单位将提供有关方便。具体观摩方案请关注后续通知。3.进入决赛的参赛队必须自带电脑（及网线转接口）。决赛现场将为每个参赛队伍提供3个标准有线网络接口，可连接至大赛服务器。大赛服务器所需接口软件及服务器内安装的软件列表将于决赛前提供，请关注后续通知。4.根据新冠病毒疫情防控情况和教育部有关要求，结合大赛评审的实际需要，部分赛事时间节点可能会产生变化，具体时间调整另行通知，相关事宜详见大赛官方网站。5.大赛解释权归大赛组委会。八、大赛组委会联系方式秘书处联系人：张逸轩联系电话：0592-5776165；17606905288邮件地址：cpicic@163.com单位：清华海峡研究院承办单位联系人：李逸舟联系电话：16601110821邮件地址：liyzh@zgcicpark.com.cn单位：北京中关村集成电路设计园发展有限责任公司

赛题一：片上高速环振PLL设计描述及要求：1.完成一个完整的环振PLL电路原理图及版图设计。2.要求PLL输出频率覆盖范围包含2.5GHz~5GHz。3.建议使用特征尺寸≤65nm的工艺设计，可以是纯模拟电路或者数模混合电路。4.给出PLLVCO工作频率随控制电压变化的曲线（后仿真结果）。5.给出PLL工作在4Ghz时的锁定过程曲线以及输出波形（后仿真结果）。6.给出PLL工作在4Ghz时的相位噪声分析和仿真，并单独分析和仿真电源地噪声对整个PLL相噪性能的影响（后仿真结果）。评审得分点:1.同等设计平台及相近的环路参数下，版图面积越小越好，功耗越小越好。2.锁定时间50us以内即可，输出波形为稳定的方波信号。3.关键频偏处的输出相噪越小越好，对电源地的噪声抑制越大越好。4.设计中出现有效的突出创新点可加分，若设计工艺条件有限制，可适当降低PLL工作频率要求，但相应的得分也会降低，并且对应的噪声性能要求更高。输出要求：1.设计报告，包括建模分析过程、原理图、版图截图、仿真结果等，如果有数字模块，需要附上数字代码。2.相位噪声仿真结果与分析报告。3.设计中的难点解决与团队合作过程心得小结。赛题二：多通道高速ADC的设计描述及设计完成一个多通道ADC的电路及版图设计。在2.2us内完成200个通道的数据转换。输入信号电压范围1~2V。分辨率为10bit,ENOB>9bit。最高时钟频率250MHz。建议使用特征尺寸0.18um或更先进的工艺完成设计。评审得分点关键性能指标PPA，优先考虑面积；相同面积下功耗越低越好，转换速率越快越好。SNR/SNDR越高越好，噪声越低越好。设计的新颖性。设计的可扩展性。比如从200通道输入扩展到1000通道；比如分辨率从10bit扩展到12bit;比如设计在不同工艺节点的移植难度。不同通道之间数据转换的一致性。输出要求设计报告，包括建模分析过程、原理图、版图、仿真结果等。如果有数字模块，请附上数字代码。ADC的噪声分析及仿真结果。赛题三：基于行操作的大容量存储器的加速器设计描述及要求：1.完成一个基于特定存储器的图像物体识别、语音关键字识别等应用的简易加速器完整设计。2.此特定存储器限定为只能以行为单位操作，假定写某行数据和读某行数据时间均需0.5us，一行数据量为16Kbit，容量不限；即该存储可以抽象为一块最高工作频率为2M、数据位宽为16Kbit的不限容量的单口SRAM。设计中可使用多块该存储器，越少越好。3.存储器以外其他逻辑电路使用不限，时钟频率不限（越低越好），建议使用特征尺寸小于等于28nm的工艺节点，以等效门数（越少越好）评估资源消耗。4.性能方面满足实时性要求即可。评审得分点:1.同等领域、同等性能下特定存储器消耗越少越好（功耗暂不考虑）、面积功耗越小越好。2.可编程性、缩放扩展性好可加分；设计验证环境自动化程度高可加分。3.设计中出现有效的突出创新点可加分。输出要求：1.给出设计文档：实现的功能、分析过程、网络描述、性能指标（基于公开常见数据集）、设计方案、激活值和权重在存储器中的映射、计算单元的调度控制过程等。2.给出RTL代码（不建议使用HLS生成）、验证环境、综合结果（SRAM等资源消耗情况、等效门数等）、RTL功耗分析结果、如果调度是软件控制请给出实现框图和软件代码、总结报告未来的改进方向。3.设计中的难点解决与团队合作过程心得小结。奖项设置：一等奖一队，奖金一万元；二等奖三队，奖金五千元。

赛题一：利用AI技术优化模拟信号源随着芯片设计和制造技术的进步，越发复杂的测试需求对测试系统提出了更高的挑战，提供更精准可靠的信号源是其中之一。在构建信号源的过程中，我们需要对信号源生成电路做各种调试，确认其达到精确可靠的要求。新兴的的AI技术为我们提高信号源信号质量打开了全新的思路。我们在探索将现有硬件系统搭配AI技术得以实现性能突破的可能。要求：基于参考硬件电路的D/A构建频率可调高精度正弦模拟信号源。利用参考硬件电路的A/D测量该信号源的关键指标。利用AI技术，不改变信号源硬件实现和测试条件，对该信号源的非线性指标进行优化。测量并对比分析优化后的结果。参赛者通过设计AI模型完成主要指标的训练、优化，并提交优化结果，包括但不限于：优化前后的信号的指标参数以及时、频域对比结果；选定的AI模型描述和AI模型的性能评估；源代码；原始数据（可选）标注:1报名参赛的前三十只队伍凭预研方案（PPT），将获得泰瑞达提供的一套参考硬件电路（A/D+D/A）预研方案中包括但不限于：描述参赛者对赛题的理解；参考文献检索；描述设计思路，以及希望利用AI优化达到的目标。2参赛者利用提供的参考硬件电路搭建系统硬件平台，并配合MCU/ARM/DSP/FPGA/PC等实现。评分标准：优化后信号源的指标（不同频率下）；AI模型的性能指标；预研方案，优化报告的质量；源代码的编码质量；提供原始数据加分；附录1：参考硬件电路https://www.waveshare.net/shop/High-Precision-AD-DA-Board.htmAD:ADS1256,24-bit8Channel,datarateupto30kspsDA:DAC8552,16-bit2Channel,settlingtime10us附录2：可参考的基于D/A的信号源的电路图中的DSP可以是DSP，也可以是MCU/ARM/DSP/FPGA/PC。赛题二：程序语言-UML时序智能生成器在集成电路行业，随着芯片设计和制造技术的进步，程序规模日益增大，越来越多的项目采用高速迭代的敏捷开发模式，由此为开发及测试人员带来项目周期短，复杂度高的挑战。如果设计一个智能分析器，以自动化分析程序的逻辑及执行流程，并生成UML的时序图，以图形的方式直观表现出程序架构，就可以有效地提高代码分析的效率，缩短项目迭代周期。要求：参赛者可自行决定要使用的开发语言；参赛者可选择C#或JAVA程序语言作为分析对象；可以使用开源的第三方库；最终生成UML时序图；以下是经过简化的输入及输出件样本，仅供参考。http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=c707b40c175e45c2ba3b587da6444a13一份文件，程序中只有函数，表达式，没有流程控制语句和全局对象的定义。（参照：Sample_Level1-3.zip/Level1Sample文件夹）一份文件，程序中有ifelse和loop等流程控制语句，并且有嵌套调用。（参照：Sample_Level1-3.zip/Level2Sample文件夹）多份文件，每份文件中定义一个Class，程序中有ifelse和loop等流程控制语句，并且有嵌套调用。（参照：Sample_Level1-3.zip/Level3Sample文件夹）评分标准:根据分析工具支持的程序复杂度,公司使用统一代码评估参赛团队完成结果。以下为参考用自测代码，最后评分阶段公司将使用额外的类似代码作为分析对象。http://cpipc.acge.org.cn/sysFile/downFile.do?fileId=5760be77b09e4f31b9c3cbbdcfd8f730设计文档的完整性及可读性；源代码的可读性；可支持多种语言环境加分；输出要求：设计文档（设计文档中标明所选难度）；源代码；测试报告；工具要分析的原始代码（输入件）；UML时序图（输出件）；奖项设置:一等奖（一支队伍）奖金10,000人民币，公司暑期实习，优先录用二等奖（三支队伍）奖金5,000人民币每队，优先录用赛题专项答疑:Email地址：contest.china@teradyne.com企业命题答疑请注明：华为杯、参赛题目编号、参赛队伍信息（学校，队伍编号）、联系方式（姓名，email地址，联系电话等）、问题描述申请赛题一的参考硬件电路板请注明：请在邮件中标注邮寄信息包括：学校名称，参赛队长姓名、联系电话、配送地址

一、华为企业命题赛题一：主动降噪（ANC）降噪滤波器设计及实现赛题二：主动降噪（ANC）外围低延时升降采样滤波器设计及实现赛题三：逻辑实现高性能NTT(数论变换)多项式乘法赛题四：逻辑实现超低面积超低功耗带防护的AES算法赛题五：逻辑实现超高性能的SM4-GCM算法赛题六:小面积/低功耗TRNG熵源设计以及实现。赛题七:基于ARMTrustZone架构的系统安全增强设计方案赛题八：硬件实现超低功耗乘法器赛题九：超高性能非对称算法RSA/ECC硬件实现作品提交要求：由于华为赛题的专项奖是线下评审，没有答辩环节，除按竞赛组委会要求提交PPT外，还需按华为赛题要求提供文档和代码。如果是硬件作品，需提供照片或视频，含竞赛组成员合影。华为专项奖设置：华为公司为选作华为赛题的前15名赛队设立华为专项奖，获奖赛队可同时参评竞赛组委会设立的其它竞赛奖。华为专项奖一等奖5队，每队奖金1万元，华为专项奖二等奖10队，每队奖金0.5万元。华为命题专家咨询邮箱：wangbo24@hisilicon.com二、Synopsys企业命题赛题一：人工智能物联网/AIoT赛题二：物联网与系统安全/IoT&Security开发板申请：参赛者可于5月10号之前提交项目计划书，经组委会评审后择优发放开发板。项目计划书需包含方案概述、难点与创新点、可行性分析、开发计划等内容，模板在如下链接下载。https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_applications/tree/master/arc_design_contest/2021/作品提交要求：除按竞赛组委会要求提交PPT外，还需提供：详细设计文档和软硬件代码。作品展示视频。视频时长不超过8分钟，文件大小100MB以内。所有获奖作品需要上传至embARC开源软件平台应用板块，上传要求见如下链接说明。https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_applications/tree/master/arc_design_contest/2021奖项设置：一等奖（两名）：10000元/名二等奖（四名）：5000元/名除奖金外，新思科技对优秀团队还提供如下奖励：择优给予获奖者实习生岗位机会；拟邀请优秀获奖者参加2021SynopsysARC处理器峰会，最终方案以新思科技官宣为准。Synopsys答疑邮箱：snps_arcc@synopsys.com三、日月光企业命题赛题一.运用SiP的Chiplet模块化设计：赛题二.智能制造,工业物联网：赛题三.智慧城市/小区/校园/机场/港口/医疗：赛题四.智能汽车：实现智慧出行赛题五.TWSSiP真无线蓝牙系统级封装应用设计参赛要求:参赛队应项目计划书需包含：项目难点与创新、方案概述、可行性分析、人员组成与分工、开发计划等。作品提交要求：参赛队将完成的作品提交至大赛官网。作品形式为视频/带语音讲解的PPT及必要的技术文档，其中视频及PPT时长限制在8分钟内，大小不超过120M。日月光SiP创新奖奖项设置：一等奖(1队):人民币一万元二等奖(3队):人民币五千元四、格科微企业命题赛题一：片上高速环振PLL设计赛题二：多通道高速ADC的设计赛题三：基于行操作的大容量存储器的加速器设计输出要求：除按竞赛组委会要求提交PPT外，还需提供：1.给出设计文档：实现的功能、分析过程、网络描述、性能指标（基于公开常见数据集）、设计方案、激活值和权重在存储器中的映射、计算单元的调度控制过程等；2.给出RTL代码（不建议使用HLS生成）、验证环境、综合结果（SRAM等资源消耗情况、等效门数等）、RTL功耗分析结果、如果调度是软件控制请给出实现框图和软件代码、总结报告未来的改进方向；3.设计中的难点解决与团队合作过程心得小结。格科微企业专项奖奖项设置：一等奖(1队):人民币一万元二等奖(3队):人民币五千元五、Cadence企业命题赛题：三维集成电路互联优化算法赛题简介：对于由两个裸片(Die)面对面堆叠组成的一个三维芯片，根据两个芯片各自的标准单元摆放位置（standardcellplacement）以及他们之间的时序及连接关系，优化裸片之间放置的混合键合（HybridBonding）的位置及信号分配，从而使得三维芯片整体的绕线长度（wirelength）以及时序（Timing）最优。赛题提交要求：成果展示PPT可重现结果的算法代码上下两层裸片各自的Innovus设计存盘数据（可供验证）第二题、第三题需提供时序分析报告和对应的脚本（可供验证）提供的软件：InnovusImplementationSystemTempusTimingSignoffSolution（以及相应用户手册）奖项设置：一等奖（一名）：10000元/名二等奖（三名）：5000元/名除奖金外，Cadence楷登电子对优秀团队还择优给予获奖者实习生岗位机会Cadence楷登电子答疑邮箱：cadence_contest@cadence.com六、艾为电子企业命题赛题名称：18bit24KHz信号带宽SigmadeltaADC设计作品提交要求：模拟ΣΔM需提供完整电路分析设计报告：ⅰ电路结构分析ii电路非理想性分析iii电路仿真结果数字滤波器需提供设计仿真报告：i结构分析ii.RTL代码与对应仿真结果iii模拟数字混合仿真结果（不必须）作品讲解及展示PPT。作品展示视频。视频时长不超过10分钟，文件大小100MB以内。艾为电子企业专项奖奖项设置：一等奖(1队):人民币一万元二等奖(2队):人民币五千元七、芯华章企业命题赛题一：RISC-V仿真并加速验证小系统设计最终输出要求：除按竞赛组委会要求提交PPT外，还需提供：1.详细的设计报告，包括FPGA选型报告（20%）2.RTL综合成功，并给出综合结果（Utilization报告）（10%）3.设计人机交互单元。示例：Uart或者Ethernet（20%）人机交互接口包括FPGA可实现RTL单元和C/C++driver4.生成FPGA可下载bitstream，并给出Timing分析报告（10%）赛题咨询邮箱：haitaoz@x-epic.com赛题二：纠错编解码算法实现和验证输出要求：除按竞赛组委会要求提交PPT外，还需提供：1.详细设计文档和逻辑代码；2.有验证的用例和波形截图。3.有验证方案详细文档。包括验证框架图，功能点列表，测试用例，测试结果，验证质量分析等。赛题咨询邮箱：mingkec@x-epic.com芯华章业专项奖奖项设置：一等奖(2队):人民币一万元二等奖(4队):人民币五千元八、泰瑞达企业命题赛题一：利用AI技术优化模拟信号源作品要求：除按竞赛组委会要求提交PPT外，还需提供：参赛者通过设计AI模型完成主要指标的训练、优化，并提交优化结果，包括但不限于：优化前后的信号的指标参数以及时、频域对比结果；选定的AI模型描述和AI模型的性能评估；源代码；原始数据（可选）标注：1报名参赛的前三十只队伍凭预研方案（PPT），将获得泰瑞达提供的一套参考硬件电路（A/D+D/A）预研方案中包括但不限于：描述参赛者对赛题的理解；参考文献检索；描述设计思路，以及希望利用AI优化达到的目标。2参赛者利用提供的参考硬件电路搭建系统硬件平台，并配合MCU/ARM/DSP/FPGA/PC等实现。赛题二：程序语言-UML时序智能生成器作品要求：除按竞赛组委会要求提交PPT外，还需提供：设计文档（设计文档中标明所选难度）；源代码；测试报告；工具要分析的原始代码（输入件）；UML时序图（输出件）；奖项设置：一等奖（一支队伍）奖金10,000人民币，公司暑期实习，优先录用二等奖（三支队伍）奖金5,000人民币每队，优先录用赛题专项答疑:Email地址：contest.china@teradyne.com请注明：华为杯、参赛题目、参赛队伍信息（学校，队伍编号）、联系方式（姓名，email地址，联系电话等）、问题描述九、芯来科技企业命题赛题：基于蜂鸟E203RISC-V处理器内核的人工智能SoC设计提交内容：除按竞赛组委会要求提交PPT外，还需提供：设计报告：作品展板与PPT，包括但不限于团队介绍、项目心得体会、项目研发情况、技术创新点、后续工作设计报告，内容建议包括但不限于以下内容：项目背景、系统功能介绍、系统架构、软硬件功能划分、硬件加速器详细设计，软件实现、功能仿真、整体测试结果以及总结系统展示图片、视频（时长不超过10分钟，文件大小100MB以内）设计数据：硬件开发板原理图软硬件设计源代码仿真和测试结果参赛平台：参赛所选用的FPGA开发平台限定于XilinxFPGA，不得采用内含硬核处理器的FPGA芯片（包括不限于ZYNQ等），具体型号和开发板厂家不限。参赛所用FPGA开发平台由参赛队伍自行采购。答疑邮箱：canhu@nucleisys.com奖项设置：一等奖（一名）：10000元/名二等奖（三名）：5000元/名

Synopsys/新思科技|Website:www.synopsys.com新思科技（Synopsys,Inc.，纳斯达克股票市场代码：SNPS）致力于创新改变世界，在芯片到软件的众多领域，新思科技始终引领技术趋势，与全球科技公司紧密合作，共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商，全球排名第一的芯片接口IP供应商，同时也是信息安全与软件质量的全球领导者。作为半导体、人工智能、汽车电子及软件安全等产业的核心技术驱动者，新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用：智能汽车、物联网、人工智能、云计算和信息安全。新思科技成立于1986年，总部位于美国硅谷，目前拥有15000多名员工，分布在全球132个分支机构。2020财年营业额约37亿美元，拥有约3400项已批准专利。自1995年在中国成立新思科技以来，新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构，员工人数超过1400人，建立了完善的技术研发和人才培养体系，秉持“以新一代EDA缔造数字社会”的理念，支撑中国半导体产业的创新和发展，并共同打造产业互联的数据平台，赋能中国的数字社会建设。新思科技携手合作伙伴共创未来，让明天更有新思！ARC处理器简介DesignWare®ARC®处理器IP组合包含经过验证的32位CPU和DSP内核、子系统以及软件开发工具。ARC处理器还得到业内领先供应商（ARCAccessProgram成员）提供的一系列第三方工具、操作系统和中间件，以及embARCOpenSoftwarePlatform提供的一个综合性的免费开源软件套件的支持。Synopsys还提供ASIPDesigner工具，从而实现专用指令集处理器(ASIP)设计与实施的自动化。ASIPDesigner让设计人员创建自定义处理器和可编程的硬件加速器，满足专门的处理要求。更多详情请参考https://www.synopsys.com/zh-cn/designware-ip/processor-solutions.html赛题一：人工智能物联网/AIoTAIoT的智能新时代已经到来，人工智能与物联网相互结合，正逐步融入并改变我们的日常生活。目前，AIoT开始广泛应用于智能家居、智慧城市、可穿戴设备、智能驾驶、智能控制、工业互联网等领域。本赛题要求基于SynopsysARC处理器，通过相关传感器（如麦克风、摄像头、9轴运动传感器等）采集数据，可利用ARCDSP/XYMemory对边缘端数据处理或运动控制等进行加速，并采用机器学习的方法实现检测与识别，解决实际生活中的问题。例如：1.人机交互：降噪、语音识别、声乐识别、面部行为（如瞌睡、苏醒）识别等。2.个人健康：运动检测、情境识别、早期疾病预测、健康监测等。3.工业互联网：多传感器数据融合、行为预测、声学故障检测等。建议使用软硬件平台：1.ARCIoTDK,ARCEMSK或其它ARC硬件开发板。2.Zephyr,embARCOSP或其它软件平台等。3.使用TensorFlowLiteforMicrocontrollers(TFLM)进行机器学习模型部署。4.ARCMachineLearningInference(MLI1.1)软件库。赛题二：物联网与系统安全/IoT&Security基于SynopsysARCEM安全处理器，利用其SecureShield功能，构建一个可信执行环境（TrustedExecutionEnvironments-TEE），并在物联网环境加以应用。https://foss-for-synopsys-dwc-arc-processors.github.io/embarc_osp/doc/build/html/lib/secureshield.html建议使用软硬件平台：1.ARCEMSK硬件开发板（EMSKv2.3EM7D处理器内核）。2.Zephyr,embARCOSP软件平台任选其一。软硬件平台：ARCIoTDevelopmentKit开发板（IoTDK，基于ARCEM9D处理器）ARCEMStartKit开发板（EMSK，基于ARCEM7D/EM9D/EM11D处理器）Zephyr,embARCOSP或其它开源软件平台TensorFlowLiteforMicrocontrollers(TFLM)ARCMachineLeaningInference(MLI1.1)软件库相关链接：embARC网站入口:https://embarc.org硬件单板:https://embarc.org/projects/development-systems/Zephyr软件平台https://github.com/foss-for-synopsys-dwc-arc-processors/zephyrhttps://github.com/foss-for-synopsys-dwc-arc-processors/zephyr/tree/topic-secureshieldembARCOSP软件平台https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp/releaseshttps://foss-for-synopsys-dwc-arc-processors.github.io/embarc_osp/doc/build/html/index.html使用TensorFlowLiteforMicrocontrollers(TFLM)将机器学习模型部署于IoTDKhttps://github.com/foss-for-synopsys-dwc-arc-processors/tensorflow/tree/arc_iotdk/tensorflow/lite/microhttps://github.com/foss-for-synopsys-dwc-arc-processors/tensorflow/tree/arc_iotdk/tensorflow/lite/micro/kernels/arc_mliIoTDK机器学习模型部署说明https://github.com/foss-for-synopsys-dwc-arc-processors/tensorflow/tree/arc_iotdk/tensorflow/lite/micro/tools/make/targets/arc#arc-iot-development-kit-arc-iot-dkIoTDK机器学习模型部署实例（micro_speech，person_detection_experimental）https://github.com/foss-for-synopsys-dwc-arc-processors/tensorflow/tree/arc_iotdk/tensorflow/lite/micro/examplesIoTDKTFLM基准代码下载Git命令gitclone-barc_iotdkhttps://github.com/foss-for-synopsys-dwc-arc-processors/tensorflow.gittensorflow_arc_iotdk开发板申请：参赛者可于5月10号之前提交项目计划书，经组委会评审后择优发放开发板。项目计划书需包含方案概述、难点与创新点、可行性分析、开发计划等内容，模板在如下链接下载。https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_applications/tree/master/arc_design_contest/2021/作品提交要求：除按竞赛组委会要求提交PPT外，还需提供：详细设计文档和软硬件代码。作品展示视频。视频时长不超过8分钟，文件大小100MB以内。所有获奖作品需要上传至embARC开源软件平台，上传要求见如下链接说明。https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_applications/tree/master/arc_design_contest/2021评审点：指标评审标准创意与创新作品创意、构想、角度是否新颖巧妙，设计思路是否有突破性和创新性。先进性与复杂度作品设计是否采用了热门的前沿技术，是否具有一定复杂度，功能是否实现完整等。功能性与实用性作品是否充分使用ARCEM处理器软硬件（如DSP/MLI）完成了关键功能的实现，并能解决实际生活中的问题。高效性作品是否对使用的算法进行了性能的分析与优化，如DSP/MLI使用前和使用后的性能比较等。展示效果作品功能演示是否成功及完整。奖项设置：一等奖（两名）：10000元二等奖（四名）：5000元除奖金外，新思科技对优秀团队还提供如下奖励：择优给予获奖者带薪实习生岗位机会；拟邀请优秀获奖者参加2021SynopsysARC处理器峰会，最终方案以新思官宣为准。参考资料：1.ARC处理器内核硬件特性详细说明，可参考MetaWare软件安装目录下相关文档。MetaWare\arc\docs\pdf\hardware\arc_em；MetaWare\arc\docs\pdf\dsp2.ARC软件开发工具链。https://eval.synopsys.com/Home/MetaWareLitehttps://github.com/foss-for-synopsys-dwc-arc-processors/toolchain/releases3.ARCMachineLearningInference（MLI1.1）软件库。机器学习模型可以使用TFLM（已内嵌MLI，不需要单独下载和使用MLI源码）部署，也可以直接调用如下MLI1.1API实现https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_mli/releaseshttps://github.com/foss-for-synopsys-dwc-arc-processors/embarc_mli/tree/mli_dev/examples/tutorial_emnist_tensorflowhttps://foss-for-synopsys-dwc-arc-processors.github.io/embarc_mli/doc/build/html/index.html集成MLI链接库的embARCOSP软件平台，支持GUN工具链https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp/tree/embarc_mli4.AIoT命题也可选用HimaxWE1EVB开发板（需自行购买，链接如下），详情可邮件咨询。https://www.sparkfun.com/products/17256https://github.com/HimaxWiseEyePlus/himax_tflm5.ARC硬件（如ARCIoTDK，EMSK，HSDK）已广泛支持于各物联网操作系统平台，如embARCOSP、Zephyr、RT-Thread、FreeRTOS、uCOS、TencentOSTiny、Aliosthings等，比赛中均可以使用和参考这些平台，部分参考链接如下。https://embarc.org/projects/iot-projects/RT-Threadhttps://www.rt-thread.org/document/site/https://github.com/foss-for-synopsys-dwc-arc-processors/rt-threadAliOS-Thingshttps://github.com/foss-for-synopsys-dwc-arc-processors/AliOS-Things/tree/topic-arc-support-pull-requestTencentOSTinyhttps://github.com/foss-for-synopsys-dwc-arc-processors/TencentOS-tiny/tree/feature/arc_support6.如需开发基于云的应用可扩展WIFI模块，以上多个平台均有相关应用参考。Synopsys答疑邮箱：snps_arcc@synopsys.com

赛题一：RISC-V仿真并加速验证小系统设计需要的环境：Simulator：芯华章开源Epic-simhttps://gitee.com/x-epic/EpicSim或第三方SimulatorRISC-VIPCore：RTLCode:https://gitee.com/riscv-mcu/e203_hbirdv2SDK:https://gitee.com/riscv-mcu/hbird-sdk题目要求和评分点：本系统分为4个部分Open-sourceCPUIPCore使用RTL设计Monitor单元Testbench命令控制台(C/C++)设计任务：(30%)仿真CPU功能（不包括Monitor单元），具体要求如下：在CPU上仿真运行操作系统，系统不限。（15%，使用EPIC-sim工具20%）显示并打印系统启动过程中的信息（Message）（5%）在系统运行C程序打印“Helloworld！”(5%)(30%)系统MonitorRTL设计获取CPUIPCore所有registers信息，包括hierarchy路径信息（10%）示例：cpu.u_e203_ifu.u_e203_ifu_ifetch.u_e203_ifu_litebpu.rs1xn_rdrf_dfflrs.qout_r设计Monitor单元，实现对CPUcore中所有Registers的monitor，具体的操作如下：(20%)通过控制台输入带有Hierarchypath信息查询对应register的值通过控制台输入命令修改带有Hierarchypath信息的register的值通过控制台输入命令查询不同register逻辑组合运算。示例如下：cpu.u_e203_ifu.u_e203_ifu_ifetch.data1&cpu.u_e203_ifu.data2|cpu.u_e203_ifu.u_e203_ifu_ifetch.data0^cpu.u_e203_ifu.data3&!u_e203_ifu_ifetch.data0^cpu.u_e203_ifu.data3(40%)命令控制台设计接受命令行输入，查询对应hierarchy信息的寄存器值。示例如下：（10%）Readcpu.u_e203_ifu.u_e203_ifu_ifetch.u_e203_ifu_litebpu.rs1xn_rdrf_dfflrs.qout_r实现对应hierarchy信息的寄存器值的修改。示例如下：（10%）writecpu.u_e203_ifu.u_e203_ifu_ifetch.u_e203_ifu_litebpu.rs1xn_rdrf_dfflrs.qout_r12实现对不同register逻辑组合运算结果的查询与Simulator通信，完成上述命令与testbench的交互通信（20%）示例：使用DPI-C，VPI，PLI等接口或者其他方案。附加题（50%）：生成bitstream，将CPUCore+Monitor移植到XILINXFPGA上（开发平台不限，需要合理选定平台），并设计硬件（RTL）人机交互接口。已完成前三项设计任务后可继续选择完成附加题，完成附加题优胜概率更高。最终输出要求：除按竞赛组委会要求提交PPT外，还需提供：详细的设计报告，包括FPGA选型报告（20%）RTL综合成功，并给出综合结果（Utilization报告）（10%）设计人机交互单元。示例：Uart或者Ethernet（20%）人机交互接口包括FPGA可实现RTL单元和C/C++driver生成FPGA可下载bitstream，并给出Timing分析报告（10%）赛题咨询邮箱：haitaoz@x-epic.com赛题二：纠错编解码算法实现和验证描述及要求：Verilog实现信道纠错编解码.编码端,5个通道数据经过编码变为7个通道,每个通道数据位宽8bit.解码端,要求7个通道中任意损坏一个或两个通道,通过解码恢复出编码前的5通道原始数据.检测功能不做要求,能实现最好.评审得分点:1.功能正确实现；2.对于模块的面积、性能和功耗优化力度越大，得分越高3.有对功能验证的完备性分析。功能验证列表越完备，测试覆盖越全面，得分越高4.在满足同等验证目的的前提下，验证方案越简洁越智能，分数越高；5.验证手段越多样化，分数越高。如采用断言等。输出要求：除按竞赛组委会要求提交PPT外，还需提供：1.详细设计文档和逻辑代码；2.有验证的用例和波形截图。3.有验证方案详细文档。包括验证框架图，功能点列表，测试用例，测试结果，验证质量分析等。奖项设置：一等奖2队，奖金一万元；二等奖4队，奖金五千元。赛题咨询邮箱：mingkec@x-epic.com*企业命题最终解释权归芯华章科技股份有限公司所有

赛题：基于蜂鸟E203RISC-V处理器内核的人工智能SoC设计赛题内容：基于芯来科技的开源蜂鸟E203DemoSoC进行扩展，在限定的可编程逻辑平台上构建面向人工智能应用领域的SoC，通过外接相关传感器（如摄像头、麦克风、运动传感器等）进行数据采集，进而采用机器学习相关算法实现检测、控制、人机交互等方向的实际应用开发。要求在所搭建的SoC中实现专门的硬件加速器以提高系统整体性能，所实现的系统具有创新性、实用性以及市场应用前景。具体要求如下：使用芯来科技提供的开源蜂鸟E203SoC平台，系统框图如下所示（可对DemoSoC的外设进行修改，内核必须采用蜂鸟E203Core）以软硬协同的设计思想对系统进行合理的软硬件任务划分，分析并说明软硬件任务划分的合理性根据软硬件任务的划分，基于蜂鸟E203内核的NICE协处理器扩展接口或者基于蜂鸟E203SoC中系统总线添加相关硬件加速单元根据软硬件任务的划分，在蜂鸟E203处理器的软件开发平台HBirdSDK中添加所实现硬件加速单元的软件驱动程序采用所实现的SoC完成人工智能相关应用，能体现出硬件加速器对系统带来的性能提升参考应用方向：音频处理，譬如语音识别、声乐识别等。图像处理，譬如人脸识别、物体跟踪等。运动检测，譬如姿态识别、移动检测等。注意：选题不限于以上参考应用方向，可优先考虑以上参考应用方向，亦或者是多个应用方向的综合。提交内容：设计报告：作品展板与PPT，包括但不限于团队介绍、项目心得体会、项目研发情况、技术创新点、后续工作设计报告，内容建议包括但不限于以下内容：项目背景、系统功能介绍、系统架构、软硬件功能划分、硬件加速器详细设计，软件实现、功能仿真、整体测试结果以及总结系统展示图片、视频（时长不超过10分钟，文件大小100MB以内）设计数据：硬件开发板原理图软硬件设计源代码仿真和测试结果评分标准：内容分值评分依据系统完整性及复杂度20系统功能实现完整复杂度评价维度（系统功能复杂度、硬件加速器实现复杂度、加速器集成方式）应用创新性及实用性20作品创意新颖，设计思路有突破性功能实用，具有市场应用前景系统优化分析10对于系统软硬件划分进行有效的分析，且对实现结果进行性能对比项目展示20技术报告内容丰富详实，思路清晰，可读性高PPT、展板内容完整、制作精美，展示视频描述清晰、有趣技术分享10在RVMCU社区创“芯”大赛论坛发布项目相关技术分享文章，每篇可获得2分，上限10分答辩与现场演示20答辩和问答表现现场演示效果参赛平台：参赛所选用的FPGA开发平台限定于XilinxFPGA，不得采用内含硬核处理器的FPGA芯片（包括不限于ZYNQ等），具体型号和开发板厂家不限。参赛所用FPGA开发平台由参赛队伍自行采购。答疑邮箱：canhu@nucleisys.com奖项设置：一等奖一队，奖金1万元；二等奖三队，奖金5千元。

万物互联.共创科技未来5G与人工智能兴起,智慧物联应用无处不在,智能检测与防疫,智慧科技与数字化时代加速前进,利用无线及低功耗处理器之SiP系统级封装解决方案平台，通过相关传感器（如9轴运动传感器,温湿度传感器,气体传感器等），采用机器学习的算法实现检测、识别,蓝牙无线互联等应用,实现万物物联,掌握异质集成的发展趋势。赛题如下：赛题1.运用SiP的Chiplet模块化设计AIoT环境下，应用在人工智能和物联网的系统芯片。赛题2.智能制造,工业物联网：达成环境安全、震动分析,降噪、自动控制、节能、预防保养的功能。创新有效率和最佳化智慧工厂与大数据管理。赛题3.智慧城市/小区/校园/机场/港口/医疗：健康,防疫检测,公共卫生监测系统。运动检测、情境识别、健康监测,环保、节能监测,安全监控。家居环境监测,智慧建筑控制,监控水灾、土石流、停车与能源控制,空气品质,低碳环境等。赛题4.智能汽车：实现智慧出行情境环境监测、行为预测、辅助控制,预防保养等。智能停车、智慧安全行驶芯片应用。赛题5.TWSSiP真无线蓝牙系统级封装应用设计健康侦测/生物侦测,健康数据监测,穿戴/IoT/AR/VR创新应用。建议使用软硬件平台：1.WiFi,硅光子,5G网路/AR/VR应用。2.IoTDK硬件开发板,和其他传感器MEMS&SENSOR开发套件(ex.Arduino,Nucleo等)。3.开发软件(SDK)forGCC/KeilIDE开发平台,蓝牙(BLE)软件库forMESH网络互联。日月光SiP创新奖奖项设置：一等奖(1队):人民币一万元二等奖(3队):人民币五千元参赛要求:参赛队应项目计划书需包含：项目难点与创新、方案概述、可行性分析、人员组成与分工、开发计划等。作品提交要求：参赛队将完成的作品提交至大赛官网。作品形式为视频/带语音讲解的PPT及必要的技术文档，其中视频及PPT时长限制在8分钟内，大小不超过120M。日月光答疑邮箱：Email：Vera_Ch@aseglobal.com关于日月光日月光是全球半导体封装与测试制造服务领导公司。除广泛的封装和测试技术外，提供创新的高阶封装和系统级封装SiP解决方案，以满足日益增长的终端市场需求，如5G、智能汽车、高性能运算等。日月光提供系统级封装SiP、扇出型封装(FanOut)、传感器封装(MEMS&Sensor)、倒装芯片封装(FlipChip)、2.5D/3DIC和硅通孔(TSV)等先进技术，实现科技智慧美好生活。