各研究生培养单位：受“中国研究生创新实践系列大赛”网站服务器所在园区停电维护影响：1、报名截止时间延期至：9月11日（周五）中午12:00点整。2、初赛作品提交截止时间：9月13日（周日）晚上24:00点整。3、注意事项：提交报名信息，需学校审核通过后才能上传作品，未审核的参赛团队请联系校方审核人员抓紧时间审核，若有未审核队伍无法联系到校方具体负责人，可联系大赛秘书处协调处理；作品提交必要文件：带语音讲解的PPT原件（语音讲解可分开录制），项目技术文档（WORD或PDF）；参赛选手如有任何疑问，可通过大赛交流群、大赛QQ交流群等方式咨询；大赛后续事项请继续关注大赛官网、大赛公众号及大赛交流群最新动态。4、秘书处联系方式15259452996（陈老师）15280260633（林老师）以上微信同号。大赛最新讯息及其他咨询，请扫描下方二维码中国研究生创“芯”大赛组委会2020年9月10日

中国研究生创“芯”大赛（以下简称“大赛”），是由“教育部学位管理与研究生教育司”、“教育部学位与研究生教育发展中心”指导，“中国学位与研究生教育学会”、“中国科协青少年科技中心”主办，面向全国高等院校、科研院所、在读研究生的一项团体性集成电路设计创意实践活动。大赛开办以来获得了各地政府、相关企业、各地高校科研院所、行业内外新闻媒体的广泛支持与关注。近日，大赛秘书处从“上海市教育委员会”、“上海市发展和改革委员会”、“上海市人力资源和社会保障局”、“上海市公安局”联合发布的《关于做好2020年非上海生源应届普通高校毕业生进沪就业工作的通知》中获悉——“中国研究生创芯大赛”获奖证书可作为“最高学历学习阶段，所获奖项证书”材料之一，为非沪毕业生就业申请、落户上海提供加分帮助！图片来源：《2020年非上海生源应届普通高校毕业生进沪就业申请本市户籍办法》附录原文链接：【关于做好2020年非上海生源应届普通高校毕业生进沪就业工作的通知】http://edu.sh.gov.cn/xxgk_jyyw_gxxs_1/20200609/416e23d57d984d5ebec225fa3bac253a.html中国研究生创“芯”大赛（简称“大赛”）是面向全国高等院校及科研院所在读研究生的一项团体性集成电路设计创意实践活动。大赛旨在成为研究生展示集成电路设计能力的舞台，进行良好的创新实践训练的平台，为参赛学生提供知识交流和实践探索的宝贵机会。大赛覆盖了全国大部分集成电路相关专业研究生培养高校及科研院所，并吸引了港澳台等地区的代表队参赛，在促进青年创新人才成长、遴选优秀人才等方面发挥了积极作用，赛事受到政府各部门、高等院校、企事业单位和社会媒体等单位的广泛关注和重视。自2018年—2019年开办以来，已先后在厦门、杭州成功举办了第一届和第二届大赛，累计参赛师生人数超3000人，其中：2018年大赛初赛阶段共有来自全国71所高校和科研院所的254支研究生队伍，总计1000多名师生报名。经初赛专家评审选拔后，共有来自全国47所高校和科研院所的148支队伍进入决赛；2019年大赛初赛阶段共有来自全国93所高校和科研院所的468支队伍报名参赛，同比上涨84.25%。参赛学生人数达1346人，指导老师391人，有效作品443件，其中自主命题336件，企业命题作品107件。经初赛专家评审选拔后，最终151只队伍晋级决赛，决出团队一等奖15名（前三名为“创芯之星”），团队二等奖35名，团队三等奖101名，优秀组织奖9名，优秀指导教师奖18名，华为专项奖，新思科技专项奖，日月光专项奖及Cadence专项奖若干名。2020年第三届“华为杯”中国研究生创“芯”大赛将于10月9日—11日在上海·临港新片区举办！本届大赛为鼓励更多学生参赛，新增3家合作企业参与企业命题，增设多种奖项，奖金丰厚。对比往届，奖金总体上浮超60%，累计近百万奖金池。参与自主命题竞赛的部分优秀团队更有机会获得“MPW流片”支持机会；这意味着参赛选手不仅拥有更多的赛题可选，还将获得更多的就业机会！温馨提示：受新冠肺炎疫情影响，本届大赛报名截止时间已延期至9月10日24点，初赛作品提交截止时间延期至9月13日24点。距离报名截止时间仅剩十四天了，还未报名的同学抓紧时间提交报名吧！

西人马FATRI是一家具备芯片和传感器材料合成、芯片设计、制造、封装和测试全方位能力的公司，是先进传感器及MEMS模组的物联感知系统解决方案的服务商。西人马致力于民用航空、能源、交通及工业设备的控制与监测，打造了材料——感知——网关——云平台——应用一体化的系统解决方案。公司总部座落于厦门市观音山商务区。西人马始终立足于感知与人工智能的核心技术：先进材料技术、先进芯片技术、先进传感器处理器及人工智能算法技术的发展，并在这些领域通过持续、大幅度的投入，每年以几百项专利的速度快速递增。同时，西人马分别通过了ISO9001/AS9100D质量管理体系、ISO14001环境管理体系和ISO45001职业健康安全管理体系，构建了西人马的设计、生产、系统集成和销售与服务实力，为客户提供用于民用航空、海洋船舶、石油石化、风力发电、工业智能、轨道交通、健康医疗、通用测试等领域的高可靠性、高性能的产品与服务，帮助更多企业从信息化时代进入智能化时代。详细招聘职位如下社招职位序号岗位岗位职责任职要求1模拟IC设计工程师1.根据系统要求分析制定电路设计spec,选择合适的电路结构来实现；2.负责模拟子模块的电路设计与仿真Amplifier,Filter,ADC/DAC,PLL,LDO,Bandgap,OSC等常用模块；3.指导版图工程师进行版图的设计，并进行后仿真验证，项目紧急时分担版图工作量；4.流片后配合测试工程师进行相关电路的测试与debug工作,配合芯片量产工程师进行芯片量产调试；5.按规范进行整个设计流程文档以及测试报告的撰写；6.配合产品工程师进行现场问题的分析和解决。1.拥有微电子，电子信息等专业学历，硕士三年，本科五年以上相关工作经验；2.有扎实的模拟电路设计理论基础，掌握主流EDA设计工具，如spectre,hspice；3.熟悉使用MATLAB/Veriloga等工具进行电路系统进行建模和行为级仿真；4.熟悉业界主流工艺，有40nm以下工艺设计经验优先，至少有一次成功流片经历；5.具备团队合作精神、有进取心、责任心。2数字IC设计工程师1.负责算法到RTL的代码实现，具有一定的仿真和验证能力，能够独立完成模块功能；2.根据功能模块的定义，并完成设计文档；3.负责FPGA验证平台环境的建立以及功能验证；4.配合系统软件开发人员完成底层驱动开发。1.硕士以上学历，微电子学，通信，电子及计算机相关专业；2.三年以上使用Verilog语言进行电路设计经验，掌握VCS,DesignCompiler,PrimeTime等EDA工具；3.熟悉ASIC设计开发流程，具有功能验证，时序分析的相关经验；4.熟悉Altera/XilinxFPGA及其设计开发工具，能够对数字代码进行FPGA的验证；5.熟悉ARM体系架构，有过大规模SOC项目设计经历优先考虑。3模拟版图设计工程师1.负责模拟ASIC芯片的版图设计与物理验证；2.负责芯片的TOP布局，整合和验证，并最终输出芯片的GDS数据；3.负责按照晶圆厂的要求进行TAPEOUTGDS数据的jobview检查；4.配合电路工程师完成其他工作需求。1.电子类相关专业，微电子学和电子科学与技术、集成电路等专业优先；2.有CMOS，BIPOLAR和DMOS等工艺版图经验，能熟练使用cadence等版图工具进行版图设计、使用calibre进行版图验证工作；3.深刻理解CMOS和BIPOLAR工艺,ESD保护电路,LATCHUP的产生机制；4.了解一定电路知识，有IC版图项目经验，有多颗量产top顶层经验优先；5.熟练掌握全定制数/模集成电路版图设计方法,会使用脚本语言进行开发。4高级DFT工程师1.制定IP级和芯片级的DFT架构和DFTFlow；2.完成DFT相关工作，包括：SCANInsertion，ATPG，MBISTInsertion，BoundarySCAN与FunctionTest；3.DFTPattern生成与调试；4.支持产品量产，协助解决DFTpattern在量产测试过程中遇到的问题；5.DFTFlow优化。1、硕士学历，微电子、集成电路、计算机等相关专业；2.熟悉基于Mentor/Synopsys的DFT流程，熟练使用主流的EDA工具；3.4年以上DFT领域工作经验，并具有大规模SOC芯片的DFT实现经验；4.有16/14/12nm及以下工艺节点流片经验者优先；5.具备良好的团队合作精神和沟通能力。5高级IC验证工程师1.负责芯片顶层或IP集成验证；2.与设计人员共同制定验证规格和测试计划，并搭建基于UVM的验证平台；3.执行验证计划，编写测试用例，开展递归测试，完成问题的调试和修复；4.负责覆盖率收敛，并设计和编写测试用例完成signoff前的cross-check；5.开展门级功能和时序仿真；6.为芯片的bringup提供支持。1.4-6年IC验证经验，微电子、计算机、通信等相关专业，硕士及以上学历；2.熟悉IC验证流程，具备丰富的IP/SOC验证以及成功流片的经验；3.熟悉SystemVerilog和UVM验证方法学；4.熟悉AXI/APB/AHB等总线协议；5.熟悉时钟、复位以及低功耗验证；6.熟悉门级仿真；7.能够识别项目风险点，具备团队协作精神，思路清晰，爱钻研，具备抗压能力。6信号处理算法工程师1.传感器嵌入式系统的信号处理算法实现与研究；2.负责智能嵌入式传感器系统的自动校准与补偿、传感数据降噪等信号处理算法的研究及实现以及传感器技术的融合应用；3.基于传感器系统信息进行自动或智能控制，完成算法的程序设计；4.配合嵌入式系统进行算法移植、优化；5.负责相关文档、报告的编写。1.电子/计算机/应用数学/自动化/通信等专业，硕士以上学历；2.具有扎实的数学功底，有良好的数字信号处理基础；3.具有丰富的信号去噪和滤波处理经验，例如小波分析、FFT、FIR、IIR等信号处理算法；4.熟悉回归分析、神经网络、卡尔曼滤波等滤波和控制算法；5.掌握C/C++、Matlab等算法仿真和开发软件；6.具有嵌入式程序设计，有单片机、DSP、ARM或FPGA开发经验优先。7芯片测试工程师1.围绕芯片设计部门的成熟产品进行应用方案开发；2.配合IC设计部门完成新产品方案的开发和验证工作；3.负责客户的技术支持工作以及现场调试。1.熟练掌握C/C++语言，熟悉keil，VC等开发工具，能独立完成嵌入式软件开发，有能力开发简单的PC机上位机软件；2.熟悉嵌入式软件开发流程，尤其对各种通信接口，如UART,I2C,SPI，红外等接口协议；3.至少熟悉51，arm等一种嵌入式MCU，并做过项目开发；4.有一定硬件基础，掌握硬件调试方法，能够绘制PCB和原理图；5.有ASIC模块验证经验者优先；6.能够独立分析解决问题，现场支持客户；7.有工业通信或仪器仪表开发经验者优先；8.有通信组网协议开发经验者优先，如蓝牙，zigbee,MESH组网。8ASICflow工程师完成以下的工作职责或者几项：1.建立CDC/LINT环境，帮助RTL设计工程师完成代码质量检查；2.和RTL设计工程师一起开发和维护模块/SOC系统级的SDC.；3.模块或者系统的综合环境的搭建，维护以及优化，Formal环境的搭建以及优化；4.Timingsignoff的标准制订以及STA环境的搭建和优化，和前端/后端工程师一起完成timingsignoff；5.各种流程的自动化环境的开发和维护。1.有三年的综合或者STA的工作经验；2.熟悉IC设计的相关流程：CDC/Lint/Formal/Synthesis/STA,并有丰富的经验；3.熟悉一种或者多种脚本处理语音，能够完成流程自动化的搭建和优化；4.有很好的团队精神以及出色的抗压能力。9高级/资深系统集成工程师1.完成SOC系统集成；2.负责SOC系统时钟，复位以及低功耗设计，以及有关设计质量的检查（CDC/LINT）；3.芯片SDC的开发，逻辑综合,以及formal检查；4.帮助和指导后端工程师的P&R和时序收敛；5.相关设计文件的输出。1.3年以上系统集成经验；2.有armcore开发经验；3.有低功耗设计经验；4.熟悉amba总线协议，例如AXI/AHB/APB等；5.熟练掌握IC开发流程和工具：CDC/LINT，Formal，综合等；6.有良好的团队合作精神和出色的抗压能力。10MEMS研发工程师1.负责MEMS相关产品的设计和开发；2.负责压力和加速度测量MEMS器件的模拟仿真、设计和优化；3.在研发项目中与其他部门的协调工作，做好信息及技术的交流。1.微电子、机电工程、物理、精密仪器等相关专业，硕士及以上学历；2.良好的物理和电子器件基础；3.熟练使用一种以上常用于MEMS设计的EDA工具，如Ansys、Coventor、COMSOL、Fluent、SolidWorks等；4.有MEMS相关产品开发及熟悉半导体工艺原理和制程的经验者优先。11芯片封装研发工程师1.通过热、电、应力等仿真，完成封装设计，制定相应的封装测试规格指导方案，实现高速、高良率的芯片产品；2.解决量产过程中封装相关的可靠性与良率问题，处理芯片相关失效问题，并推动改善，实现IC器件封装质量的持续提升与改进；3.负责芯片的验证测试、协助设计工程师完成芯片的BUG分析。1.本科以上学历，电子或相关专业毕业，英语良好；了解ISO9001体系，硕士优先；2.三年以上的芯片半导体封装制程流程者优先；3.熟练使用AD等PCB设计软件；熟悉PCBLayout与SI仿真软件；熟悉各种仪器编程和硬件测试开发。12封装工艺工程师1.负责组织产品工艺的研究、试验，负责现有工艺的改进；2.负责工装的图纸设计和制作过程的监督；3.负责组织工艺规程，作业指导书，工艺管理办法的编制和审核。新研发产品的工艺设计、编制工艺手册、拟制工艺文件、及时将研发资料和信息转化为可行性生产的基本资料拟制，包含产品接线图、装配图、整机明细机制。1.本科以上学历，英语四级，机械工程等相关专业；硕士优先；2.精通SolidWorks或CAD、Ansys；3.在工程部门参与新产品开发或产品工程过程有三年工作经验者，有传感器工作经验者优先；4.熟悉ISO9001体系，熟悉AS9100和TS16949优先。13MEMS工艺工程师1.负责MEMS相关产品的设计和开发；2.负责压力和加速度测量MEMS器件的模拟仿真、设计和优化。1.微电子、机电工程、物理、精密仪器等相关专业，硕士及以上学历；2.良好的物理和电子器件基础；3．熟练使用一种以上常于MEMS设计的EDA工具，如Ansys、Coventor、COMSOL、Fluent、SolidWorks等。4.具有较强的学习能力和钻研精神，具有良好的沟通能力及团队合作意识；5.有MEMS相关产品开发及熟悉半导体工艺原理和制程的经验者优先；6.但是，不了解MEMS或半导体工艺流程的新毕业的年轻的硕士也欢迎。量MEMS器件的模拟仿真、设计和优化。14Asic/Soc研发工程师1.完成产品硬件部分总体部分开发，基于模拟或数字电路，实现传感器后端信号处理、以及不同项目的要求；2.参与项目开发的审评、监督开发工作，负责产品设计开发各阶段的组织和协调管理工作；3.解决设计和调试中碰到的问题，对产品进行维护。1.本科及以上学历，电子通信等专业，3年以上电子产品开发工作经验；硕士优先；2.精通数字电路和模拟电路设计，熟悉各种电子元器件性能及参数，尤其是小信号放大、滤波及模数转换电路等，熟悉C语言编程；3.熟悉DXP、AutoCAD，电路分析仿真等软件的使用.15FPGA原型验证工程师1.负责编写芯片FPGA设计实现方案，依照方案搭建FPGA仿真验证环境2.配合软、硬件设计人员完成相关任务目标3.负责FPGA器件选型，仿真、综合、调试技术跟踪等4.独立制定系统的验证方案，参与芯片的样品调试和量产测试。？1.电子、通信，计算机专业硕士以上学历；2.有基于FPGA的原型验证(FPGA-BasedPrototyping)经验；3.有扎实的Verilog程序设计、调试基础，熟悉常用RTL仿真工具Modelsim、VCS等；4.熟悉Altera、XILINX系列芯片开发和调试经验；5.了解微处理器结构，并有实际操作经验；6.熟悉AI芯片，软硬件协同设计者优先，有过tape-out经验者优先。16硬件系统工程师（芯片方向）1.负责芯片的硬件总体方案设计，包括硬件设计文档编写、原理图和PCB设计，以及BOM制作；2.负责元器件的选型，包括性能、成本综合评估，与供应商的方案沟通；3.负责产品开发中的样机调试，测试，并协助嵌入式软件人员完成硬件相关功能的调试。1.本科及以上学历，计算机、通信、电子等相关专业毕业，有较好的理论知识基础；2.5年以上通信、电子等相关行业硬件开发经验，有一定的嵌入式软件开发经验；3.熟悉常规MCU/SOC、FPGA及外围电路设计，熟悉BT、Zigbee等无线通信协议，以及常见高速/低速互联接口电路；4.至少熟练使用一种主流电路设计工具；5.有丰富的电路调试经验。校招职位序号职位名称学校要求学历要求专业1模拟IC设计实习生985/211硕士及以上微电子、集成电路等相关专业2数字IC设计实习生985/211硕士及以上微电子、集成电路等相关专业3模拟版图实习生985/211硕士及以上微电子、集成电路等相关专业4IC验证实习生985/211硕士及以上微电子、集成电路等相关专业5MEMS工艺实习生985/211本科及以上微电子、机械、MEMS,半导体等相关专业6封装工艺实习生985/211本科及以上微电子、半导体、材料等专业7MEMS研发实习生985/211本科及以上大学物理或化学等专业8ASIC研发实习生985/211本科及以上电子信息系统相关专业9封装研发实习生985/211本科及以上电子信息系统相关专业10芯片质量实习生985/211/一本本科及以上半导体器件及其相关专业11芯片测试实习生985/211/一本本科及以上半导体器件及其相关专业公司福利双休、国家法定节假日、带薪年假、13薪、年终奖、节日福利、生日福利、五险一金、午餐补贴、交通补贴、通讯补贴、定期体检、入职培训、专业技能培训等。联系方式官网：https://www.fatritech.com公众号：xirenma-FATRI联系电话：0595-22037880（泉州）/010-62563086（北京）简历投递邮箱：HR@fatritech.com泉州工作地址：福建省泉州市洛江区西人马联合测控（泉州）科技产业园北京工作地址：北京市海淀区成府路45号中关村智造大街F座5层

还等什么？登录格科校园招聘官方网站https://gcoreinc.gllue.com/portal或扫描下方二维码查看岗位详情，投递简历吧~夏天终有尾声，但梦想不会，毕业即将散场，但真“芯”永存，加入格科，一起创造属于自己的芯片吧~

上海阿卡思微电子科技有限公司，是由硅谷回国的资深芯片设计自动化(EDA)专家，于2020年5月在上海浦东张江高科技园区设立，旗下全资子公司成都奥卡思微电科技有限公司，于2018年落地成都高新区。公司拥有集成电路及芯片设计自动化核心技术，是目前国内本土唯一提供芯片数字前端EDA软件的公司，开发国际领先、自主可控的具有完全自主知识产权的数字EDA产品。公司已商用的EDA产品有AveMC芯片形式化验证EDA软件和AveCEC芯片逻辑等价性检查EDA软件。AveMC软件在覆盖率、空泛性等技术方面全球独一无二。详细招聘职位如下：1、高级软件工程师本科及以上学历，计算机相关专业，3年以上相关专业工作经验，熟悉C/C++和Linux环境，英文阅读熟练；熟练使用EDA工具优先；具有较强的解决问题能力，有良好的团队协作意识，有团队管理经验优先。2、软件开发工程师本科及以上学历，计算机相关专业，2年以上相关专业工作经验；熟悉C++开发技术，熟练使用C++编程工具，熟悉windows、LINUX操作系统，并具有上述两个操作系统的开发经验；精通网络编程，熟悉TCP、UDP等网络通信开发技术，熟悉http、rtsp、sip、rtp/rtcp等各种网络协议；具有良好的编程习惯，具有团队合作精神，态度积极，具有较强的沟通能力。3、硬件工程师两年以上相关工作经验，微电子专业，熟悉芯片设计流程等，熟悉EDA工具优先；本科及以上学历，2年以上芯片设计和研发工作经验优先；熟练使用各种硬件测试仪器仪表；熟悉硬件设计流程，有较强的学习能力和逻辑分析能力；通过大学英语四级考试，良好的英文文档阅读能力；责任心较强，有团队意识，能服从领导安排，学习能力较强，有上进心。4、实习生计算机，微电子、电子信息通信、自动化、物理、数学等专业本科毕业；熟悉C/C++语言开发，具有良好的数据算法编程功底；熟悉LINUX操作系统和GDB等调试工具；在github等开源网站上有作品的优先考虑；能够熟练阅读英文文献，根据英文文献中算法写出程序。公司福利：双休、国家法定节假日、带薪年假、节日福利、五险一金、午餐补贴、定期体检、入职培训、专业技能培训等。联系方式：联系电话：021-50206910（上海）、028-83323800（成都）简历投递邮箱：tangyan@arcas-da.com上海工作地址：上海浦东新区松涛路563号张江海外科技创新园B204室成都工作地址：成都市高新区天府大道中段1366号天府软件园E6-2座12层16、17号

第三届“华为杯”中国研究生创“芯”大赛自5月正式开赛以来，得到各地高校师生及相关企业的高度关注。为帮助广大参赛者更加详细、全面的了解大赛参赛要求、比赛流程和企业命题细节等，让参赛者能顺利报名，组委会秘书处特邀华为、新思科技、思尔芯、艾为、格科、日月光6家命题企业，开展校园宣讲活动。受新冠疫情影响，本次校园宣讲活动采用线上直播形式（下称“云宣讲”），分为高校宣讲和企业命题专场宣讲两部分。历时15天，共11场专题宣讲，参与高校超150所，累计观看人数近2200人。本届云宣讲分5期高校宣讲及6期命题企业专场宣讲：6月19日—23日，高校宣讲（西北地区，华中、西南地区，东北、华北地区，华南、港澳台地区，华东地区）高校宣讲含大赛介绍及临港政策介绍两个环节宣讲人：大赛组委会秘书处—张逸轩；临港管委会主任—浩强6月28日，华为企业命题宣讲宣讲人：海思半导体主任工程师/项目经理——王博6月29日，新思企业命题宣讲宣讲人：新思科技高级应用工程师——TomWang6月30日，思尔芯企业命题宣讲宣讲人：S2C资深总部应用工程师——朱金福7月1日，艾为企业命题宣讲宣讲人：艾为研发总监——晓丹；人力资源总监——Sarah7月2日，格科企业命题宣讲宣讲人：格科研发总监/CEO助理——乔劲轩7月3日，日月光企业命题宣讲组委会秘书处为考虑到未及时观看直播和后续参赛的同学，汇总了云宣讲的链接，需要的同学可以直接点击下方链接观看云宣讲回放：高校宣讲：https://www.moore8.com/courses/2999华为企业命题宣讲：https://www.moore8.com/courses/3011新思企业命题宣讲：https://www.moore8.com/courses/3012艾为企业命题宣讲：https://www.moore8.com/courses/3013格科企业命题宣讲：https://www.moore8.com/courses/3014思尔芯企业命题宣讲：https://www.moore8.com/courses/3015日月光企业命题宣讲：https://www.moore8.com/courses/3016

各研究生培养单位：受新冠肺炎疫情影响，目前各研究生培养单位尚未全面开学，大量参赛学生无法返校，参赛师生及作品设计条件受限。为符合各地疫情防控要求，切实保障参赛人员的健康安全和大赛决赛的顺利举办，经大赛组委会研究决定：“华为杯”第三届中国研究生创“芯”大赛（以下简称“大赛”）赛事延期举办。具体时间调整如下：1、报名截止时间延期至：9月10日。2、初赛作品提交截止时间延期至：9月13日。3、决赛时间延期至：10月9日-10月11日。参赛选手如有任何疑问，可通过大赛交流群、大赛邮箱等方式咨询；大赛后续事项请继续关注大赛官网、大赛公众号及大赛交流群最新动态。4、联系方式·秘书处联系人：张老师联系电话：0592-5776165，17606905288邮件地址：cpicic@163.com单位：清华海峡研究院·承办单位联系人：邓老师联系电话:021-38294734邮件地址：hqdeng@shlingang.com单位：上海临港经济发展（集团）有限公司欢迎关注中国研究生创“芯”大赛公众号或添加创芯大赛秘书处为好友，及时了解赛事最新讯息。大赛微信公众号大赛秘书处微信中国研究生创“芯”大赛组委会2020年7月7日

一、SynopsysARC处理器嵌入式编程基础直播时间2020年07月06日下午14:00-15:30课程内容1)ARC开发板介绍2)软件开发环境搭建3)开始你的第一个项目（embARCOSP）4)RT-Thread开发环境5)作品GitHub提交流程及演示6)注意事项7)现场提问课程资料embARCOpenSoftwarePlatform说明文档及源代码•https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp•https://embarc.org/embarc_osp/doc/build/html/index.html#•https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp/releasesARCEM处理器编程实验说明文档及源代码•https://embarc.org/arc_labs/doc/build/html/index.html•https://github.com/foss-for-synopsys-dwc-arc-processors/arc_labs工具列表开发工具：1）GNUToolchainforDesignWareARCProcessors开发环境•https://www.synopsys.com/dw/ipdir.php?ds=sw_jtag_gnu•https://github.com/foss-for-synopsys-dwc-arc-processors/toolchain2）RT-Thread相关资料•https://github.com/RT-Thread/rt-thread•https://www.rt-thread.org/document/site/•https://github.com/RT-Thread/rt-thread/tree/master/bsp/synopsys/boards硬件：1）ARCIoTDevelopmentKit（IoTDK）开发板•https://embarc.org/embarc_osp/doc/build/html/board/iotdk.html•https://www.synopsys.com/dw/ipdir.php？ds=arc_em_starter_kit2）ARCEMStarterKit（EMSK）开发板•https://embarc.org/embarc_osp/doc/build/html/board/emsk.html•https://www.synopsys.com/dw/ipdir.php?ds=arc_iot_development_kit讲师介绍曾志威•武汉大学自动化专业硕士研究生学历•SynopsysARC处理器软件工程师•embARCOpenSoftwarePlatform核心开发人员•多年嵌入式开发经验二、SynopsysARC处理器Zephyr编程基础直播时间2020年07月07日下午14:00-15:30课程内容1)ARC开发板简要介绍2)Zephyr特性介绍3)Zephyr对ARC硬件支持4)Zephyr开发环境搭建与配置5)注意事项6)现场提问课程资料Zephyr首页•https://www.zephyrproject.org/Zephyr文档•https://docs.zephyrproject.org/latest/index.html-ARC开发板文档•https://docs.zephyrproject.org/latest/boards/arc/index.htmlZephyrGithub：https://github.com/zephyrproject-rtos/zephyrZephyr环境配置•https://docs.zephyrproject.org/latest/getting_started/index.html-工具链•https://github.com/zephyrproject-rtos/sdk-ng/releases适宜人群1.具有嵌入式开发基础2.SynopsysARC相关知识的开发人员讲师介绍邹雨过•新加坡国立大学计算机硕士•SynopsysARC处理器软件工程师•embARC核心开发人员•多年嵌入式开发经验新思赛前培训报名入口本次新思企业命题赛前培训，机会难得各位参赛小伙伴们千万不要错过！欢迎各位同学扫描上方二维码进入直播间了解课程详情等候开播~

一、大赛海报大赛海报1预览大赛海报2预览原图下载地址：大赛海报1大赛海报2二、PPT模板PPT封面模板预览PPT内页模板预览文件下载地址：PPT模板（16：9）

一、华为企业命题华为技术有限公司成立于1987年，总部位于中国广东省深圳市龙岗区。华为是全球领先的信息与通信技术（ICT）解决方案供应商，专注于ICT领域，坚持稳健经营、持续创新、开放合作，在电信运营商、企业、终端和云计算等领域构筑了端到端的解决方案优势，为运营商客户、企业客户和消费者提供有竞争力的ICT解决方案、产品和服务，并致力于实现未来信息社会、构建更美好的全联接世界。目前华为约有19.4万员工，业务遍及170多个国家和地区，服务30多亿人口。华为把网络安全和隐私保护作为公司最高纲领，秉持开放透明，提升软件工程能力，建立业务连续性管理体系，增强网络韧性。30多年来，华为和运营商一起建设了1,500多张网络，帮助世界超过30亿人口实现联接，保持了良好的安全记录。华为主张开放、合作、共赢，与客户、伙伴合作创新、扩大产业价值，形成健康良性的产业生态系统。华为加入400多个标准组织、产业联盟和开源社区，积极参与和支持主流标准的制定，推动产业良性发展。华为致力于消除数字鸿沟、促进数字包容，在珠峰、北极圈等偏远地区建设网络；在中国汶川大地震、日本海啸核泄漏、西非埃博拉疫区等重大灾难现场恢复通信；同时，积极推进绿色低碳和节能环保，帮助培养本地ICT人才，促进数字经济发展。赛题一：后量子密码算法实现描述及要求：1．软硬件结合或硬件实现XMSS(RFC8391)算法或Leighton-MicaliHash-BasedSignatures(RFC8554)算法，基于SHA2/SHA3(SHA2/SHA3二选一)；2．Hash算法需要硬件实现；3．工作时钟频率100MHZ以上，硬件部分需采用VHDL\VERILOG实现。评审得分点:1.功能正确实现；2.满足题目要求，方案清晰，模块划分合理；3.代码简洁，逻辑清晰，可维护性好；4.面积合理，有对资源、吞吐率、功耗的分析；5.有对功能验证的完备性分析；6.有安全性验证可加分；7.能防御常见的侧信道及故障注入攻击(如SPA、DPA、DFA)可加分。输出要求：1.算法模型代码及文档；（C\matlab等不限）2.详细设计文档和逻辑代码；3.有验证的数据和波形截图。赛题二：防DFA/SPA/DPA的x25519/x448/ED25519/ED448算法实现描述及要求：1.实现x25519/x448/ED25519/ED448点乘运算的任意一种即可，高层算法不要求实现；2.可采用软硬结合或全硬方式实现。软硬件结合实现时，采用硬件实现的运算算子个数和类型不做要求，软硬件分工自由划分；3.要求算法能够防御DFA/SPA/DPA三种攻击方式。评审得分点:1.能够防御DFA/SPA/DPA（防DFA算法不能选用计算两次方式实现），并有相应的分析以及理论推导；2.防攻击漏洞越少，得分越高；3.需要有资源、功耗、性能评估结果；4.有攻击验证报告更优，验证的方式不限（此项为加分项，不做统一要求）。输出要求：1.总体设计方案以及理论分析文档；2.详细设计文档和逻辑代码、软件代码。赛题三：高性能硬件实现蒙哥马利域模乘算法描述及要求：1.实现4096bit蒙哥马利域模乘算法；2.乘法器可以使用*实现，乘法器位宽不做要求；3.综合频率不低于300MHz，实现4096位宽模乘Cycle数不多于4000；4.逻辑门不大于200KGate，RAM空间不大于24Kbit；5.不要求在FPGA器件或ASIC器件等载体上实现，能通过综合、仿真验证即可。评审得分点:1.符合要求的基础上，性能越高，得分越高；2.需要说明所设计方案的优点和亮点，有资源、功耗评估结果；输出要求：1.算法模型设计文档和算法模型代码（C\matlab等不限）；2.详细设计文档和逻辑代码、软件代码；3.算法实现合理性分析文档。赛题四：逻辑实现带防护的SHA-3-HMAC算法描述及要求：1.采用Verilog实现带防护的SHA-3-HMAC算法，工作时钟频率100MHz以上，分组运算时间小于100cycle；2.SHA-3-HMAC支持256/384/512摘要值，不同位宽摘要值可通过配置选择；3.SHA-3-HMAC算法具有全面防御常见的侧信道（如CPA等）及错误注入（如AFA等）攻击的能力；4.SHA-3模块的IV信号可单独配置，SHA-3模块可在模块内部自动完成Padding补位操作；5.模块设计时需要关注模块的面积、性能和功耗。评审得分点：1.实现算法功能正确，满足题目要求；2.设计方案文档描述清晰，模块功能划分合理；3.代码简洁，可维护性好；4.防攻击方案设计合理有效，防攻击效果越好，得分越高；5.要求有完备的验证方案和验证用例。输出要求：1.算法模型代码及文档；（C\matlab等不限）2.详细设计文档和逻辑代码；3.输出验证用例、验证数据和波形截图。赛题五:SHA3-HMAC的攻击模型建立以及比较描述及要求：1.攻击模型中至少涵盖CPA、TA（模板攻击）、CNN，其他模型可自行添加对比；2.从理论上分析对比各个模型的优缺点及适应性；3.基于SHA3-HMAC算法，进行基于FPGA/ASIC等器件的攻击实验（也可使用已公开的SHA3功耗/电磁曲线），来验证理论分析的结论；4.根据上述的攻击方式，梳理出SHA3-HMAC侧信道攻击的脆弱点。并能针对脆弱点提出相应的防御措施、方法（不要求实现，描述方法即可）。评审得分点:1.对比模型越多，理论分析越全面透彻，得分越高；2.发现的脆弱点越多，得分越高；3.攻击实验覆盖度越高，得分越多；4.如能对带一定防护的曲线进行攻击对比，可加分。输出要求：1.输出攻击模型的理论分析文档及实现代码；（限C/C++/Matlab）2.输出攻击测试数据；3.输出薄弱点分析及测试报告。赛题六：逻辑实现带防护的Camellia、PRESENT等算法描述及要求：1.采用Verilog实现Camellia、PRESENT、WHIRLPOOL、CHACHAPOLY1305、Multi2、Prince中的任意一种，工作时钟频率300MHz以上；2.模块接口按照分组计算的方式实现，模块的接口可参考以下方式，实际实现时可根据具体实现进行增加或删减；Inputclk,Inputrst_n,Inputblock_input,（位宽为一个输入分组长度，例如AES为128bit分组）Inputblock_run,Inputdata_length,（位宽32bit，验证最大10MB）Inputinput_key,（位宽为输入密钥长度）Outputblock_done,Outputblock_output,（位宽为一个输出分组长度）Outputblock_busy3.输入数据只支持以Byte为单位，不支持以bit为单位，数据大小端不做要求；4.给出算法防御常见的侧信道及错误注入攻击（如CPA、DFA等）的防攻击设计方案；5.不要求在FPGA器件或ASIC器件等载体上实现，能通过代码综合、仿真验证即可。评审得分点：1.实现算法功能正确，满足题目要求；2.防攻击方案设计详细、清晰、合理有效，对防攻击效果进行详细分析，防攻击效果越好，得分越高；3.代码简洁，可维护性好；4.对于模块的面积、性能和功耗优化力度越大，得分越高；5.有完备的验证方案和验证用例。输出要求：1．算法模型代码及文档；（C\matlab等不限）2．详细设计文档和逻辑代码；3．有验证的用例、测试数据和波形截图；赛题七：侧信道泄露检测的理论分析及实际效果测评描述及要求：1.选择任意一种对称加密算法、Hmac算法或者非对称算法；2.从理论上比较泄露检测方式（如TVLA等），说明各个泄露检测方式的优缺点；3.在FPGA平台上进行实际测试对比，来验证理论分析的结论；4.实现的加密算法时钟频率不限，但需包含无防护及带防护逻辑。评审得分点：1.理论分析越全面，得分越高；2.在FPGA平台上检测场景越多得分越高；3.不同泄露检测方式比对理论分析清晰，结论越合理越全面得分越高。输出要求：1.算法IP的设计文档、实现代码以及实验数据；2.不同泄露检测方式的比较分析文档；3.不同泄露检测方式的算法文档和实现代码。赛题八：SOC安全权限隔离实现描述及要求：1.权限隔离是一种重要的安全防护手段。2.实现一个SOC系统，具备三种安全级别权限的隔离能力，三种权限之间的权限大小关系自定义；3.SOC中至少包含CPU（例如RISC-V）、总线、SRAM和一个外设接口（例如UART），能够支持三种权限。其他组件可选，不做强制要求；4.题目中未明确要求的，不做强制要求。评审得分点：1.设计方案清晰，对实现方式和性能进行详细分析；2.提供功能、性能仿真报告，每个组件功能正确；3.正确实现三种权限之间的隔离；4.SOC中支持隔离功能的组件越多，得分越高。输出要求：1.设计方案说明书；2.RTL代码(Verilog或者VHDL)；3.功能、性能仿真报告。赛题九：内存安全防护实现描述及要求：1.在安卓平台中，大部分的安全漏洞都是内存安全bug，要求基于任意CPU（例如RISC-V）、总线等组件实现内存防护，能够从硬件层面缓解内存bug；2.能够缓解memoryuse-after-free攻击；3.能够缓解memoryoverflow攻击；4.题目中未明确要求的，不做强制要求。评审得分点：1.方案设计清晰，对安全性和性能开销进行详细分析；2.通过仿真说明安全防护能力；3.至少能够缓解memoryuse-after-free和memoryoverflow攻击，能够防御的内存攻击越多，得分越高；4.性能开销越小得分越高；5.面积代价合理。输出要求：1.安全方案设计文档；2.RTL代码(Verilog或者VHDL)；3.功能、性能仿真报告。赛题十：安全CPU设计描述及要求：1.基于任意开源CPU核（例如RISC-V），设计改进CPU，使单核CPU能够抵抗大多数的功耗攻击、timing攻击、故障注入攻击等；2.题目中未明确要求的，不做强制要求。评审得分点：1.方案设计清晰，对各种防护方式进行说明，对整体防护能力进行分析评估；2.通过仿真说明其安全防护效果；3.防护能力越全面，得分越高；4.性能开销越小得分越高；5.面积代价合理。输出要求：1.安全CPU的设计文档；2.RTL代码(Verilog或者VHDL)；3.功能、性能仿真报告。赛题十一：DDR数据安全保护模块IP设计描述及要求：1.基于标准加密算法设计一个加密模块IP，通过该模块IP，SOC对存入DDR的数据进行机密性、完整性和防重放性的保护；2.数据接口支持标准的AXI总线协议，数据位宽为128bit，参数配置接口不做要求。评审得分点：1.方案设计清晰，能够对存入DDR的数据进行机密性，完整性和防重放保护，对方案的安全性进行分析；2.对数据吞吐量影响越小，读写latency越小，得分越高；3.逻辑开销越小，得分越高。输出要求：1.模块IP设计方案文档；2.RTL代码(Verilog或者VHDL)；3.功能、性能仿真报告以及功耗/性能/面积评估数据。作品提交要求：由于华为赛题的专项奖是线下评审，没有答辩环节，除按竞赛组委会要求提交PPT外，还需按华为赛题要求提供文档和代码。如果是硬件作品，需提供照片或视频，含竞赛组成员合影。华为奖项设置：华为公司为选作华为赛题的前15名赛队设立华为专项奖，获奖赛队可同时参评竞赛组委会设立的其它竞赛奖。一等奖（5队），10000元/队；二等奖（10队），5000元/队。华为命题专家咨询邮箱：wangbo24@hisilicon.com二、新思企业命题新思科技(Synopsys,Inc.，纳斯达克股票市场代码：SNPS）致力于创新改变世界，在芯片到软件的众多领域，新思科技始终引领技术趋势，与全球科技公司紧密合作，共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商，全球排名第一的芯片接口IP供应商，同时也是信息安全和软件质量的全球领导者。作为半导体、人工智能、汽车电子及软件安全等产业的核心技术驱动者，新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用：智能汽车、物联网、人工智能、云计算和信息安全。自1995年在中国成立新思科技以来，新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构，员工人数超过1300人，建立了完善的技术研发和支持服务体系，秉持“加速创新、推动产业、成就客户”的理念，与产业共同发展，成为中国半导体产业快速发展的优秀伙伴和坚实支撑。新思科技携手合作伙伴共创未来，让明天更有新思！DesignWare®ARC®处理器IP组合包含经过验证的32位CPU和DSP内核、子系统以及软件开发工具。ARC处理器还得到业内领先供应商（ARCAccessProgram成员）提供的一系列第三方工具、操作系统和中间件，以及embARCOpenSoftwarePlatform提供的一个综合性的免费开源软件套件的支持。Synopsys还提供ASIPDesigner工具，从而实现专用指令集处理器(ASIP)设计与实施的自动化。ASIPDesigner让设计人员创建自定义处理器和可编程的硬件加速器，满足专门的处理要求。https://www.synopsys.com/zh-cn/designware-ip/processor-solutions.html赛题一、嵌入式人工智能/AI一、描述：基于SynopsysARC处理器，通过相关传感器（如麦克风、摄像头、9轴运动传感器等），采用机器学习的算法实现检测、识别等应用。例如：1、人机交互：降噪、语音识别、声乐识别等。2、个人健康与医疗保健：运动检测、情境识别、早期疾病预测、健康监测等。3、工业物联网：多传感器数据融合、行为预测、声学故障检测等。二、建议使用软硬件平台：1、ARCEMSK，ARCIoTDK，或其它ARC硬件开发板。2、embARCOSP或其它软件平台如RT-thread、Zephyr等。3、ARCMachineLearningInference（MLI）软件库。赛题二、万物互联/IOT一、描述：基于SynopsysARCEM低功耗处理器，以SmartEverything为主题，针对智能家居、智慧城市、可穿戴设备、智能驾驶、智能控制等一些热门应用的相关课题进行创新性产品、服务和技术的研究与应用。可以使用ARCDSP/XYMemory对边缘端数据处理算法或运动控制算法进行加速，如运动控制可以外接电机驱动电路，实现永磁同步电机/无刷直流电机的闭环控制（转速/位置）等。二、建议使用软硬件平台：1、ARCEMSK，ARCIoTDK或其它ARC硬件开发板。2、embARCOSP或其它软件平台如RT-thread、Zephyr等。赛题三：嵌入式系统安全/Security一、描述：基于SynopsysARCEM安全处理器，利用其SecureShield功能，构建一个可信执行环境（TrustedExecutionEnvironments-TEE）的应用。https://embarc.org/embarc_osp/doc/build/html/lib/secureshield.html二、建议使用软硬件平台：1、ARCEMSK硬件开发板（使用EMSKv2.3EM7D处理器内核）。2、embARCOSP、Zephyr软件平台任选其一。软硬件平台：1、ARCIoTDevelopmentKit开发板（ARCIoTDK）。2、ARCEMStartKit开发板（ARCEMSK）。3、embARCOSP或其它开源软件平台如Zephyr、RT-thread等。https://embarc.org/iot.html4、ARCMachineLeaningInference（MLI）软件库相关链接：硬件单板https://github.com/foss-for-synopsys-dwc-arc-processors/ARC-Development-Systems-Forum/wiki/ARC-Development-Systems-Forum-Wiki-HomeembARCOSP软件平台https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp/releasesARCMachineLearningInference（MLI）软件库源码，需要使用Metaware工具链https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_mli集成MLI链接库的embARCOSP软件平台，支持GUN工具链https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_osp/tree/embarc_mli参考资料：ARC处理器内核硬件特性详细说明，可参考MetaWare软件安装目录下相关文档。MetaWare\arc\docs\pdf\hardware\arc_em；MetaWare\arc\docs\pdf\dspARC硬件（如ARCEMSK，IoTDK，HSDK）已广泛支持于各物联网操作系统平台，如RT-Thread、Zephyr、FreeRTOS、uCOS、TencetOSTiny、Aliosthings等，比赛中均可以使用和参考这些平台，部分参考链接如下：RT-Threadhttps://www.rt-thread.org/document/site/https://github.com/foss-for-synopsys-dwc-arc-processors/rt-threadZephyrhttps://github.com/foss-for-synopsys-dwc-arc-processors/zephyrhttps://github.com/foss-for-synopsys-dwc-arc-processors/zephyr/tree/topic-secureshieldAliOS-Thingshttps://github.com/foss-for-synopsys-dwc-arc-processors/AliOS-Things/tree/topic-arc-support-pull-requestTencentOSTinyhttps://github.com/foss-for-synopsys-dwc-arc-processors/TencentOS-tiny/tree/feature/arc_support基于云的应用建议使用ESP8266WIFI模块，以上多个平台均有相关实现。作品提交要求：除按竞赛组委会要求提交PPT外，还需提供：详细设计文档和软硬件代码。作品展示视频。视频时长不超过8分钟，文件大小100MB以内。所有获奖作品需要上传至embARC开源软件平台应用板块。https://github.com/foss-for-synopsys-dwc-arc-processors/embarc_applications/tree/master/arc_design_contest评审点：指标评审标准创意与创新作品创意、构想、角度是否新颖巧妙，设计思路是否有突破性和创新性。先进性与复杂度作品设计是否采用了热门的前沿技术，是否具有一定复杂度，功能是否实现完整等。高效性作品是否对使用的算法进行了性能的分析与优化。展示效果作品功能演示是否成功及完整。推广性作品是否充分使用ARCEM处理器及特性完成关键功能的实现和性能的提升，是否对ARC开源软件产生一定的贡献。新思奖项设置：一等奖（2队）：8000元/队；二等奖（3队）：5000元/队。择优给予获奖者实习生岗位机会；可推荐优秀的参赛选手及作品参加国内其他赛事，并给予技术指导；拟邀请优秀获奖者参加2020SynopsysARC处理器峰会，最终方案以新思科技官宣为准。Synopsys答疑邮箱：songbo.cheng@synopsys.com（技术及作品相关），yyan@synopsys.com（赛事流程相关）。三、日月光企业命题日月光是全球半导体封装与测试制造服务领导公司，持续发展并提供客户包括前段工程测试、晶圆针测以及后段之半导体封装、基板设计制造、成品测试的一元化服务。我们也透过环旭电子提供完善的电子制造整体解决方案。除广泛的封装和测试技术外，提供创新的高阶封装和系统级封装SiP解决方案，以满足日益增长的终端市场需求，如5G、智能汽车、高性能运算等。日月光提供系统级封装SiP、扇出型封装(FanOut)、传感器封装(MEMS&Sensor)、倒装芯片封装(FlipChip)、2.5D/3DIC和硅通孔(TSV)等先进技术，实现科技智慧美好生活。万物互联·共创科技未来5G与人工智能兴起，智慧物联应用无处不在，在新冠病毒疫情影响后，智能检测与防疫需求，与新基建的智慧科技时代加速前进，利用无线及低功耗处理器之SiP系统级封装技术，通过相关传感器（如9轴运动传感器，温湿度传感器，气体传感器等），采用机器学习的算法实现检测、识别，透过蓝牙无线互联等应用，实现万物物联，掌握异质集成的发展趋势。赛题1：智能制造,工业物联网：创新有效率和最佳化智慧工厂与大数据管理·环境侦测,温/湿度侦测,震动侦测。·达成环境安全、震动分析,降噪、自动控制、节能、预防保养的功能。赛题2：智慧城市/智能家居/小区/校园/机场/港口：创造安全,健康生活,智能社会,智慧城市与环境·健康,防疫检测,公共卫生监测系统。·运动检测、情境识别、健康监测,环保、节能监测,安全监控。·家居环境监测,智慧建筑控制,监控水灾、土石流、停车与能源控制,空气品质,低碳环境等。赛题3：智能汽车：实现智慧出行·情境环境监测、行为预测、辅助控制,预防保养等。·智能停车,智慧安全行驶。建议使用软硬件平台：WiFi,硅光子,5G网路/AR/VR应用。IoTDK硬件开发板,和其他传感器开发套件(ex.Arduino,Nucleo等)。开发软件(SDK)forGCC/KeilIDE开发平台,蓝牙(BLE)软件库forMESH网络互联。参赛要求：参赛队应项目计划书需包含：项目难点与创新、方案概述、可行性分析、人员组成与分工、开发计划等。作品提交要求：参赛队将完成的作品提交至大赛官网。作品形式为视频/带语音讲解的PPT及必要的技术文档，其中视频及PPT时长限制在8分钟内，大小不超过120M。日月光奖项设置：一等奖（1队）：10000元/队；二等奖（3队）：5000元/队。日月光答疑邮箱：陈小姐Vera_ch@aseglobal.com。四、格科微企业命题格科微电子（上海）有限公司创立于2003年，是中国领先的CMOS图像传感器芯片、DDI显示芯片设计公司，产品广泛应用于全球手机移动终端及非手机类电子产品。格科设计、开发、销售高性能的CMOS图像传感器芯片，该芯片可采集光学图像并转换成数字图像输出信号。格科的图像传感器广泛应用于手机、智能穿戴、移动支付、平板、笔记本、监控安防摄像机以及汽车电子等产品领域。格科也设计、开发、销售DDI显示驱动芯片，该芯片可驱动显示面板将图像数据显示于屏幕上。主要应用在手机、智能穿戴及其它需要显示图像的电子设备上。创新的研发与设计能力、不断壮大的客户群体、高效的运营以及多年的的产业链整合能力是格科的核心实力。伴随着智能手机日臻成熟的发展，消费者会不断追求更高性能的拍照及显示体验。未来十年，格科将继续为照相及显示模块提供更有创新和竞争力的整体解决方案。格科一直重视人才培养，为切实提升集成电路人才的创新精神、创新能力和工程素养，推动集成电路领域优秀人才的培养，格科将继续支持创芯大赛。同时为激发集电学子的创新热情，格科特在本届创芯大赛中，设立格科企业命题和企业专项奖。企业命题给予有意参赛的选手们充分的准备时间，不受赛场激烈氛围干扰的自由思考空间，欢迎各位有志学子踊跃参与，勇敢创新，勇闯难关，也欢迎各位有志学子加入格科，携手创芯。一、应用于图像传感器的ADC电路分析：目前的图像传感器大多采用列并行ADC，singleslopeADC由于面积小，功耗低，电路简单等原因而被普遍采用。如图1所示，vsignal的上升幅度amplitude代表不同亮度的信号输出；为了得出信号vsignal的幅度信息，一种做法是利用比较器CMP、斜坡信号vramp及一计数器counter，将vramp与vsignal分别输入到CMP的正负输入端，在vramp以一定斜率k上升时，counter开始计数。理想状态下当vramp上升的幅度与vsignal相等时，CMP输出信号cmpo由低到高跳变，表征比较过程截止，同时记录当前counter的数值D。利用已知的vramp斜率k及所存数值D，可以计算出vsignal的幅度。图1.singleslopeADC工作原理图2.CMP简化电路图3.Dvsamplitude转换曲线二、请根据上面所提供的背景知识并参考图1-3以及表1完成下面题目：当vramp以斜率k上升至与vsignal幅度相等时，由于如图2所示CMP电路存在延迟，cmpo并不会马上跳变。简化起见，假设cmp1/cmp2输出阻抗固定，反相器延迟为30ps，请计算从vramp=vsignal到cmpo跳变的延迟大小，并理论分析CMP电路的输出噪声与延迟大小的关系。vramp缓慢上升可以提高vsignal比较精度，vramp快速上升可以增大所能处理的信号幅度范围。为了兼顾精度与幅度，将vramp设计为折线形式，如图1所示vramp2。理想状态下，对于幅度线性增加的vsignal输入，可以得到折线的输出D，如图3虚线所示。比较结束后将counter所存数值D简单处理，再分段乘以相应的vramp斜率就可以还原出实际的vsignal信号幅度。但是，由于CMP存在延时，vramp折点附近对应的vsignal信号转换后数值D并不分段线性，如图3实线所示（实线与虚线在折点处不重合）。请计算折点附近从vramp=vsignal到cmpo跳变的延迟大小。vsignal信号的噪声满足模型,试通过设计数字电路将vsignalvsDN的转换曲线校正为线性曲线，并分析矫正后DN的噪声与矫正误差的关系。输出要求：模拟部分的设计文档，以及所选择的ADC模块电路设计实现文档。给出非线性到线性的矫正算法和Verilog的实现代码。奖项设置：特等奖（2队）10000元/队；一等奖（3队）5000元/队；二等奖（5队）3000元/队；纪念奖若干。特等奖、一等奖团队主要成员，免试拿offer。格科命题专家咨询邮箱：campus@gcoreinc.com。五、艾为企业命题一、赛题名称Digital-BOOST电路开发二、赛题背景随着电子技术的不断发展，智能设备的功能越来越丰富，在给人们生活带来便利的同时，人们对智能设备的功耗和效率提出了较高的要求。在智能设备中对功耗需求比较多的器件大多为功率器件，同时伴随着各种DC-DCBOOST电路，如何设计提高BOOST电路的效率和灵活性是其中一个重要方面。数字BOOST以其灵活可控，调节方便，并且便于工艺迁移，而逐步普及。另外，由于数字BOOST电路面积小，尤其适合小线宽工艺，在先进工艺的产品设计中越来越受到设计者的关注。三、描述及要求设计开发Digital-BOOST电路，其中：·总体要求：输入电压2.7V~5.5V输出电压6V~12V典型效率>80%,（越高越好）最大输出功率>7W输出纹波<50mV（越低越好）功率管开关频率2MHz（推荐值，设计者可以自行选择其它值）PSRR>60dB@20Hz~20KHz·控制部分：采用数字电路实现输出电压可动态调整范围6V~12V步进50mV升压时间<100us@6V~12V相位裕度>60度控制输出采用DPWM调制的方式控制驱动·功率驱动部分：采用分立元器件实现采用通用板或PCB设计实现器件连接四、软硬件开发平台数字电路部分FPGA开发板，型号不限。模拟电路部分功率开关器件：可以选用成熟的开关集成器件，如STS8C5H30L等；Driver器件：可以选用CMOSdriver，如EL7457等；ADC：可以选择FPGA内置或者外置。外部参考电路如下：软件平台电路仿真工具：ModelSim,VCS,Spectre等；建模工具：MATLAB等。五、作品提交要求详细设计文档和完整代码以及电路设计文件。作品讲解及展示PPT。作品展示视频。视频时长不超过10分钟，文件大小100MB以内。六、评审点指标评审标准创意与创新(20分)作品创意构想是否新颖巧妙，设计思路是否有突破性和创新性。性能（30分）作品设计性能是否满足指标要求。复杂度（20分）作品设计系统复杂度是否足够精简。完整度及可展示性（30分）作品功能演示是否成功及完整。七、奖项设置一等奖（1队）：10000元/队；二等奖（2队）：5000元/队；获奖队伍获得艾为电子公司带薪实习机会。八、技术答疑电子邮箱：ICIC@awinic.com；邮件主题：第三届创“芯”大赛-艾为杯Digital-BOOST电路开发答疑。六、思尔芯企业命题思尔芯(上海)信息科技有限公司（“S2C”）由资深硅谷专家团队于2004年创立，是一家十多年来一直专注于集成电路电子设计自动化（“EDA”）解决方案的高科技公司。S2C作为上海市重点EDA企业，其业务主要覆盖FPGA快速原型验证、硬件仿真器、EDA工具及仿真验证云系统，是业内领先的FPGA快速原型验证解决方案提供商。S2C自主研发的FPGA快速原型系统与软件、EDA工具以及仿真验证云系统，架构灵活、性能优异，已广泛应用于人工智能、物联网、高性能计算、图形图像处理、数据存储、智能汽车、教育及医疗等领域。目前在全球范围内拥有超过400家客户，其中很多客户为全球知名企业。国内知名的半导体企业国微控股有限公司是S2C的最大股东，2019年12月S2C通过引入外部投资人的方式完成了约3.1亿元人民币的融资，其中上海临港智兆基金领投1.5亿元人民币，投后持有S2C24.6%的股权。目前S2C在上海、深圳、北京、成都、杭州、新竹、东京、首尔和圣何塞均设立分支机构或办事处，建立了完善的技术研发与支持服务体系。S2C始终保持合作共赢的态度，积极与行业伙伴及客户紧密合作。未来S2C将持续发挥自身优势、结合国内外客户需求，加速产品设计与创新，为中国乃至全球集成电路产业的快速健康发展持续贡献力量。赛题一：一种低延时的时分复用系统的逻辑实现描述及要求基于XilinxKintexUltrascaleFPGA构建一种低延时的时分复用系统。采用Verilog或VHDL实现一种FPGA之间的数据传输时分复用系统。关注数据发送到数据恢复之间的cycle延时，需要保证数据在下一个时钟采样沿可以恢复。支持检错编码。用于时分复用传输的速度峰值为1.25Gbps。不要求在硬件中实现，但需要提供仿真模型、FPGA综合和布局布线之后的面积和性能报告。评审得分点系统设计正确，设计文档详细，模块和结构划分清晰、数据分析合理有据。数据发送到数据恢复之间的开销越少，得分越高面积越小，工作频率越高，性能越高，得分越高。支持的时分复用比越高，得分越高。系统灵活可配，参数化（通过参数可以支持不同时分复用比，同一设计的不同接口可以支持多种时分复用比）是一个加分项。添加纠错编码是一个加分项，编码的纠错越高、延时越低，得分越高。支持多个时钟域信号的混合传输是一个加分项。输出要求详细设计文档和RTL代码。FPGA综合和布局布线之后的面积和性能报告。有验证的数据和仿真波形及分析。赛题二：批量JPEG/MJPEG解码方案的逻辑实现描述及要求基于XilinxKintexUltrascaleFPGA来实现一种批量JPEG/MJPEG解码方案。用RTL实现不同分辨率的批量JPEG/MJPEG的解码方案IP设计。支持的解码图像分辨率不低于2K。解码的帧率不低于24fps。评审得分点功能正确实现且具有完备的功能验证。设计文档详细清晰，模块和结构划分清晰、合理。面积合理，有对资源、吞吐率、功耗的分析。系统延迟越低，解码效率越高得分越高。支持的图片解码的分辨率以及帧率越高得分越高。编解码器同时集成作为加分项。输出要求算法模型代码及文档（C/Matlab等不限）。详细设计文档和RTL代码。FPGA综合和布局布线之后的面积和性能报告。有验证的数据和仿真波形及分析。赛题三：使用DDR4Memory模拟多端口SRAM读写访问的MemoryModeling的逻辑实现描述及要求基于XilinxKintexUltrascaleFPGA来实现用DDR4Memory来模拟多端口同步SRAM及异步SRAM的读写访问。评审得分点功能正确实现且具有完备的功能验证。设计文档详细清晰，模块和结构划分清晰、合理。支持不少于4个读端口及4个写端口，实现读写端口数量越多得分越高。SRAM读写访问的延迟越低，时钟频率越高，得分越高。实现模拟DDR1Memory的读写访问作为加分项。实现模拟DDR2Memory的读写访问作为加分项。输出要求详细设计文档、RTL代码及FPGA工程。FPGA综合及布局布线之后的面积和性能报告。有验证的数据和仿真波形及分析。赛题四：DDR4PHY子系统的FPGA实现及验证描述及要求DDR控制器作为现在SOC中重要的组成部分，在FPGA上验证已成为软件验证的重要组成部分。请基于XilinxKintexUltrascaleFPGA构建一个兼容DFI4.0规范的DDR4PHY子系统，并完成其仿真验证。支持标准72bitECC内存条，支持单/双Rank，内存工作频率需在50Mhz~100Mhz之间。子系统中如需用到CPU控制，建议采用开源的轻量级RISC-V处理器。子系统需搭配简易的DDR控制器完成FPGA工程的综合和实现。评审得分点功能正确实现且具有完备的功能验证。设计文档详细清晰，模块和结构划分清晰、合理。代码简洁，逻辑清晰，可维护性好。仿真验证覆盖率越高，得分越高。DDR4PHY子系统对XilinxIP依赖性越低，得分越高输出要求详细设计文档、RTL代码及FPGA工程。FPGA综合及布局布线之后的面积和性能报告。50M频率下FPGA比特流生成。有验证的数据和仿真波形及分析。奖项设置一等奖（2队）：10000元；二等奖（4队）：5000元；一等奖、二等奖团队主要成员，免试拿Offer。S2C答疑邮箱S2C命题专家咨询邮箱：cpicic@s2cinc.com；邮件主题：第三届创“芯”大赛–S2C赛题答疑。（微信扫描“创芯大赛秘书处”获取各企业命题答疑交流群二维码；更多大赛相关咨询，请关注“大赛微信公众号”）