主题赛事
返回
合见工软企业命题-第九届中国研究生创“芯”大赛
发布时间：2026-03-23
来源：中国研究生创“芯”大赛
阅读次数：532
关于合见工软
上海合见工业软件集团股份有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作伙伴。
合见工软于2020年成立，公司的发展与自主研发实力多次获得认可与支持，现已荣获国家级专精特新“小巨人”企业、国家级高新技术企业等认定，产品获得中国集成电路创新联盟“IC创新奖”、“中国芯”优秀支撑服务产品等多项荣誉资质。
合见工软产品线已覆盖数字芯片EDA工具、系统级工具及高速接口IP，是国内唯一一家可以完整覆盖数字芯片验证全流程，DFT可测性设计全流程，并同时提供先进工艺高速互联IP的国产EDA公司。自成立以来，合见工软一直以国际先进水平为目标，多产品线并行研发，为中国半导体企业提供了芯片硅前和硅后的高性能EDA工具和IP解决方案。
合见工软以四年40余款产品的创新速度、硬核的技术实力，赢得了客户的信任与国内集成电路行业的广泛认可，同时引领了中国EDA企业发展与生态建设的新态势。如需了解更多信息，请访问网站https://www.univista-isg.com/
如需了解更多信息，请访问网https://www.univista-isg.com/
合见工软企业专项奖说明
合见工软企业命题专项奖专门用于奖励选择合见工软企业命题的赛队，合见工软企业命题专项奖是初赛奖，由合见工软专家评出。入围决赛的参赛队伍继续参加大赛决赛奖项评比，与初赛企业命题专项奖互不冲突。
合见工软企业命题专项奖设置
一等奖2队，每队奖金1万元
二等奖6队，每队奖金5千元
赛题交流Q群
185864434
组队报名及作品提交链接（创芯大赛官网）
https://cpipc.acge.org.cn/cw/hp/10
创芯大赛-合见工软人才政策
在赛事获奖的同学，申请实习可免机考、免技术面试，仅需通过综合面试即可报到实习。表现优异的实习生，更将优先锁定校招录用名额，提前斩获正式Offer。
赛题一：基于 UniVista Design Agent(UDA) 的 RISC-V 处理器微架构设计与全流程验证
竞赛背景
UniVista Design Agent （UDA）是合见工软推出的数字设计 AI 智能平台，集成 DeepSeek R1 等先进大模型（LLM） 与自研综合、仿真、调试 EDA 引擎，可实现从架构探索、RTL 设计、仿真验证到调试优化的全流程 AI 辅助。
RISC-V 作为开放指令集架构，已广泛应用于物联网、边缘计算、主控处理器与专用加速芯片。本竞赛面向研究生，重点考察微架构设计能力、性能优化能力、数字芯片全流程工程能力以及 AI 辅助设计能力。
参赛对象
微电子科学与工程、集成电路工程、计算机科学与技术、电子信息等相关专业硕士 / 博士研究生。
竞赛目标
在 UDA 数字设计 AI 智能平台上，完成一款高性能、可综合、可验证的 32 位 RISC-V 处理器核设计，并实现完整的设计 — 仿真 — 综合 — 验证 — 优化工程流程。
设计要求
1. 指令集要求
必须完整实现：
- RV32I 基础整数指令集（全部指令）
- RV32M 乘除法扩展指令集（全部乘、除、取余指令）
2. 微架构要求（二选一，鼓励更高性能架构）
A. 经典 5 级流水线处理器
- 取指、译码、执行、访存、写回
- 支持数据前推（forwarding）
- 支持数据冒险与控制冒险处理
- 支持稳定运行无死循环、无功能错误
B. 面向性能优化的微架构
- 支持分支预测
- 或支持静态多发射
- 或支持乱序执行前端
- 需在文档中明确性能优化思路与量化收益
3. 功能要求
- 支持独立指令存储器与数据存储器
- 支持基本调试与观测机制（PC、寄存器可见）
- 可正确运行复杂测试程序，如排序、矩阵运算、卷积计算等
- RTL 代码可综合、无 latches、无组合逻辑环路
UDA 平台使用要求（核心评分点）
参赛队伍必须基于 UDA 平台完成全流程设计。大赛为参赛队伍提供赛题所需的平台环境。如需UDA资料手册参考，可添加秘书处微信：cpicic-ctri（备注：合见赛题UDA）获取。
- 使用赛事方指定的国产大模型完成：
- 架构方案生成与优化
- RTL 代码生成、重构与规范检查
- 仿真激励与测试用例自动生成
- AI 驱动的 Bug 定位、波形分析与优化建议
- 使用 UDA 自研 EDA 引擎完成：
- RTL 功能仿真与波形调试
- 逻辑综合与资源评估
- 时序分析与关键路径优化
- 功能覆盖率 / 语句覆盖率采集与分析
验证要求
- 指令级验证：每条指令单独测试通过
- 程序级验证：至少 3 个完整应用程序通过
- 覆盖率要求：仿真功能覆盖率不低于 95%
- 综合验证：给出可综合结果与资源 / 频率报告
提交成果
- UDA 平台完整工程文件
- 可综合 RTL 源码
- 仿真激励、测试程序、波形截图
- 覆盖率报告、综合报告、时序分析报告
- 设计文档（含架构图、模块划分、流水线说明、UDA 使用记录、AI 辅助过程）
评分标准（100 分）
- RISC-V 指令集与功能正确性（40 分）
- 微架构设计与性能优化（25 分）
- 使用MiBench，UVS仿真统计CPU cycle数量，cycle数小则得分高
- 使用合见 UVSYN综合得到 PPA，组合逻辑深度小则得分高
- UDA 平台与 AI 能力使用深度（20 分）
- 参赛人员提交完整对话过程的录屏，及 UDA 导出的对话记录文件；赛事主办方指定专家对录屏和对话记录文件做评分
- 主要根据AI 自主完成的任务复杂度做评分，复杂度高则得分高
- 相同复杂度的任务，人机对话次数少则得分高
- 验证完整性、覆盖率与工程规范（10 分）
- RV32I 和 RV32M指令集覆盖率
- RTL 代码覆盖率 ( line, branch, condition, toggle)
- 文档质量、创新点与展示表达（5 分）
- 决赛阶段，参赛人员做答辩，重点讲述如何使用UDA优化代码，解决复杂的功能性bug及其它有创新性的工作
- 赛事主办方指定专家提问并就整体表现打分
合见工软赛题所需工具相关说明
赛题所需资源可报名后通过申请获取，申请表模板下载链接：
https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=ec681835c85a45c4b4e9c523657e30c2
